DUAL CONTACT AND POWER RAIL FOR HIGH PERFORMANCE STANDARD CELLS

Standard cell layouts that may be implemented in FinFET devices or nanosheet FET devices is disclosed. The standard cell layouts include power supply connections from both a topside metal layer and a backside metal layer. A device in a standard cell may be connected to both the topside metal layer and the backside metal layer. Various cell layouts may include a control signal route that passes from a first device into backside layers and then underneath a second device. Various implementations of backside and topside routing of bitlines and wordlines in memory arrays are also disclosed. Des agencements de cellules standard qui peuvent être mis en œuvre dans des dispositifs FinFET ou des dispositifs FET à nanofeuilles sont divulgués. Les agencements de cellules standard comportent des connexions d'alimentation électrique à la fois à partir d'une couche métallique supérieure et d'une couche métallique arrière. Un dispositif dans une cellule standard peut être connecté à la fois à la couche métallique supérieure et à la couche métallique arrière. Diverses configurations de cellule peuvent comporter une route de signal de commande qui passe d'un premier dispositif dans des couches arrière et ensuite sous un second dispositif. Divers modes de réalisation de routage côté arrière et côté supérieur de lignes de bits et de lignes de mots dans des réseaux de mémoire sont divulgués.