TRANSISTOR DEVICES WITH MULTI-LAYER INTERLAYER DIELECTRIC STRUCTURES

A transistor device includes a channel region, a first source/drain region adjacent to a first end of the channel region and a second source/drain region adjacent to a second end of the channel region, a gate structure disposed on the channel region, the first source/drain region and the second sour...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LIM, Rodney Shunleong, FAN, Dejiu, TSAI, Yun-Chu, KIM, Jung Bae, BAE, Yang Ho, YIM, Dong Kil
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator LIM, Rodney Shunleong
FAN, Dejiu
TSAI, Yun-Chu
KIM, Jung Bae
BAE, Yang Ho
YIM, Dong Kil
description A transistor device includes a channel region, a first source/drain region adjacent to a first end of the channel region and a second source/drain region adjacent to a second end of the channel region, a gate structure disposed on the channel region, the first source/drain region and the second source/drain region, and an interlayer dielectric (ILD) structure disposed on the gate structure. The ILD structure includes a first dielectric layer including a first set of sublayers. The first set of sublayers includes a first sublayer including a first dielectric material having a first hydrogen concentration and a second sublayer including the first dielectric material having a second hydrogen concentration lower than the first hydrogen concentration. The ILD structure further includes a second dielectric layer including a second set of sublayers. The second set of sublayers includes a third sublayer including a second dielectric material different from the first dielectric material. La présente invention concerne un dispositif de transistor qui comprend une région de canal, une première région de source/drain adjacente à une première extrémité de la région de canal et une seconde région de source/drain adjacente à une seconde extrémité de la région de canal, une structure de grille disposée sur la région de canal, la première région de source/drain et la seconde région de source/drain, et une structure diélectrique intercouche (ILD) disposée sur la structure de grille. La structure ILD comprend une première couche diélectrique comprenant un premier ensemble de sous-couches. Le premier ensemble de sous-couches comprend une première sous-couche comprenant un premier matériau diélectrique ayant une première concentration en hydrogène et une seconde sous-couche comprenant le premier matériau diélectrique ayant une seconde concentration en hydrogène inférieure à la première concentration en hydrogène. La structure ILD comprend en outre une seconde couche diélectrique comprenant un second ensemble de sous-couches. Le second ensemble de sous-couches comprend une troisième sous-couche comprenant un second matériau diélectrique différent du premier matériau diélectrique.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2023172578A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2023172578A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2023172578A13</originalsourceid><addsrcrecordid>eNrjZHAJCXL0C_YMDvEPUnBxDfN0dg1WCPcM8VDwDfUJ8dT1cYx0DVLw9AtxDYIwXTxdfVydQ4I8nRWCQ4JCnUNCg1yDeRhY0xJzilN5oTQ3g7Kba4izh25qQX58anFBYnJqXmpJfLi_kYGRsaG5kam5haOhMXGqAF7TLW0</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>TRANSISTOR DEVICES WITH MULTI-LAYER INTERLAYER DIELECTRIC STRUCTURES</title><source>esp@cenet</source><creator>LIM, Rodney Shunleong ; FAN, Dejiu ; TSAI, Yun-Chu ; KIM, Jung Bae ; BAE, Yang Ho ; YIM, Dong Kil</creator><creatorcontrib>LIM, Rodney Shunleong ; FAN, Dejiu ; TSAI, Yun-Chu ; KIM, Jung Bae ; BAE, Yang Ho ; YIM, Dong Kil</creatorcontrib><description>A transistor device includes a channel region, a first source/drain region adjacent to a first end of the channel region and a second source/drain region adjacent to a second end of the channel region, a gate structure disposed on the channel region, the first source/drain region and the second source/drain region, and an interlayer dielectric (ILD) structure disposed on the gate structure. The ILD structure includes a first dielectric layer including a first set of sublayers. The first set of sublayers includes a first sublayer including a first dielectric material having a first hydrogen concentration and a second sublayer including the first dielectric material having a second hydrogen concentration lower than the first hydrogen concentration. The ILD structure further includes a second dielectric layer including a second set of sublayers. The second set of sublayers includes a third sublayer including a second dielectric material different from the first dielectric material. La présente invention concerne un dispositif de transistor qui comprend une région de canal, une première région de source/drain adjacente à une première extrémité de la région de canal et une seconde région de source/drain adjacente à une seconde extrémité de la région de canal, une structure de grille disposée sur la région de canal, la première région de source/drain et la seconde région de source/drain, et une structure diélectrique intercouche (ILD) disposée sur la structure de grille. La structure ILD comprend une première couche diélectrique comprenant un premier ensemble de sous-couches. Le premier ensemble de sous-couches comprend une première sous-couche comprenant un premier matériau diélectrique ayant une première concentration en hydrogène et une seconde sous-couche comprenant le premier matériau diélectrique ayant une seconde concentration en hydrogène inférieure à la première concentration en hydrogène. La structure ILD comprend en outre une seconde couche diélectrique comprenant un second ensemble de sous-couches. Le second ensemble de sous-couches comprend une troisième sous-couche comprenant un second matériau diélectrique différent du premier matériau diélectrique.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230914&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023172578A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230914&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023172578A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>LIM, Rodney Shunleong</creatorcontrib><creatorcontrib>FAN, Dejiu</creatorcontrib><creatorcontrib>TSAI, Yun-Chu</creatorcontrib><creatorcontrib>KIM, Jung Bae</creatorcontrib><creatorcontrib>BAE, Yang Ho</creatorcontrib><creatorcontrib>YIM, Dong Kil</creatorcontrib><title>TRANSISTOR DEVICES WITH MULTI-LAYER INTERLAYER DIELECTRIC STRUCTURES</title><description>A transistor device includes a channel region, a first source/drain region adjacent to a first end of the channel region and a second source/drain region adjacent to a second end of the channel region, a gate structure disposed on the channel region, the first source/drain region and the second source/drain region, and an interlayer dielectric (ILD) structure disposed on the gate structure. The ILD structure includes a first dielectric layer including a first set of sublayers. The first set of sublayers includes a first sublayer including a first dielectric material having a first hydrogen concentration and a second sublayer including the first dielectric material having a second hydrogen concentration lower than the first hydrogen concentration. The ILD structure further includes a second dielectric layer including a second set of sublayers. The second set of sublayers includes a third sublayer including a second dielectric material different from the first dielectric material. La présente invention concerne un dispositif de transistor qui comprend une région de canal, une première région de source/drain adjacente à une première extrémité de la région de canal et une seconde région de source/drain adjacente à une seconde extrémité de la région de canal, une structure de grille disposée sur la région de canal, la première région de source/drain et la seconde région de source/drain, et une structure diélectrique intercouche (ILD) disposée sur la structure de grille. La structure ILD comprend une première couche diélectrique comprenant un premier ensemble de sous-couches. Le premier ensemble de sous-couches comprend une première sous-couche comprenant un premier matériau diélectrique ayant une première concentration en hydrogène et une seconde sous-couche comprenant le premier matériau diélectrique ayant une seconde concentration en hydrogène inférieure à la première concentration en hydrogène. La structure ILD comprend en outre une seconde couche diélectrique comprenant un second ensemble de sous-couches. Le second ensemble de sous-couches comprend une troisième sous-couche comprenant un second matériau diélectrique différent du premier matériau diélectrique.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHAJCXL0C_YMDvEPUnBxDfN0dg1WCPcM8VDwDfUJ8dT1cYx0DVLw9AtxDYIwXTxdfVydQ4I8nRWCQ4JCnUNCg1yDeRhY0xJzilN5oTQ3g7Kba4izh25qQX58anFBYnJqXmpJfLi_kYGRsaG5kam5haOhMXGqAF7TLW0</recordid><startdate>20230914</startdate><enddate>20230914</enddate><creator>LIM, Rodney Shunleong</creator><creator>FAN, Dejiu</creator><creator>TSAI, Yun-Chu</creator><creator>KIM, Jung Bae</creator><creator>BAE, Yang Ho</creator><creator>YIM, Dong Kil</creator><scope>EVB</scope></search><sort><creationdate>20230914</creationdate><title>TRANSISTOR DEVICES WITH MULTI-LAYER INTERLAYER DIELECTRIC STRUCTURES</title><author>LIM, Rodney Shunleong ; FAN, Dejiu ; TSAI, Yun-Chu ; KIM, Jung Bae ; BAE, Yang Ho ; YIM, Dong Kil</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2023172578A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>LIM, Rodney Shunleong</creatorcontrib><creatorcontrib>FAN, Dejiu</creatorcontrib><creatorcontrib>TSAI, Yun-Chu</creatorcontrib><creatorcontrib>KIM, Jung Bae</creatorcontrib><creatorcontrib>BAE, Yang Ho</creatorcontrib><creatorcontrib>YIM, Dong Kil</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>LIM, Rodney Shunleong</au><au>FAN, Dejiu</au><au>TSAI, Yun-Chu</au><au>KIM, Jung Bae</au><au>BAE, Yang Ho</au><au>YIM, Dong Kil</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>TRANSISTOR DEVICES WITH MULTI-LAYER INTERLAYER DIELECTRIC STRUCTURES</title><date>2023-09-14</date><risdate>2023</risdate><abstract>A transistor device includes a channel region, a first source/drain region adjacent to a first end of the channel region and a second source/drain region adjacent to a second end of the channel region, a gate structure disposed on the channel region, the first source/drain region and the second source/drain region, and an interlayer dielectric (ILD) structure disposed on the gate structure. The ILD structure includes a first dielectric layer including a first set of sublayers. The first set of sublayers includes a first sublayer including a first dielectric material having a first hydrogen concentration and a second sublayer including the first dielectric material having a second hydrogen concentration lower than the first hydrogen concentration. The ILD structure further includes a second dielectric layer including a second set of sublayers. The second set of sublayers includes a third sublayer including a second dielectric material different from the first dielectric material. La présente invention concerne un dispositif de transistor qui comprend une région de canal, une première région de source/drain adjacente à une première extrémité de la région de canal et une seconde région de source/drain adjacente à une seconde extrémité de la région de canal, une structure de grille disposée sur la région de canal, la première région de source/drain et la seconde région de source/drain, et une structure diélectrique intercouche (ILD) disposée sur la structure de grille. La structure ILD comprend une première couche diélectrique comprenant un premier ensemble de sous-couches. Le premier ensemble de sous-couches comprend une première sous-couche comprenant un premier matériau diélectrique ayant une première concentration en hydrogène et une seconde sous-couche comprenant le premier matériau diélectrique ayant une seconde concentration en hydrogène inférieure à la première concentration en hydrogène. La structure ILD comprend en outre une seconde couche diélectrique comprenant un second ensemble de sous-couches. Le second ensemble de sous-couches comprend une troisième sous-couche comprenant un second matériau diélectrique différent du premier matériau diélectrique.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2023172578A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title TRANSISTOR DEVICES WITH MULTI-LAYER INTERLAYER DIELECTRIC STRUCTURES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-08T15%3A43%3A59IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=LIM,%20Rodney%20Shunleong&rft.date=2023-09-14&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2023172578A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true