DATA PATH CIRCUIT AND METHOD

In an embodiment, a memory circuit includes: a memory, N latch circuits coupled in parallel, a data multiplexer, a logic circuit, and a data path data path. The memory array is configured to provide read data to a first data bus, and each latch circuit is configured to store read data from the first data bus. The data multiplexer has N data inputs respectively coupled to data outputs of the N latch circuits and is configured to select a data input of the N data inputs of the data multiplexer to connect to the data output of the data multiplexer based on a selection input of the data multiplexer. The data path is configured to cause a propagation of data from a data output of the data multiplexer to a data input of the logic circuit. Dans un mode de réalisation, un circuit de mémoire comprend : une mémoire, N circuits de verrouillage couplés en parallèle, un multiplexeur de données, un circuit logique et un trajet de données. Le réseau de mémoire est configuré pour fournir des données de lecture à un premier bus de données, et chaque circuit de verrouillage est configuré pour stocker des données de lecture à partir du premier bus de données. Le multiplexeur de données possède N entrées de données respectivement couplées à des sorties de données des N circuits de verrouillage et est configuré pour sélectionner une entrée de données des N entrées de données du multiplexeur de données pour se connecter à la sortie de données du multiplexeur de données sur la base d'une entrée de sélection du multiplexeur de données. Le trajet de données est configuré pour provoquer une propagation de données à partir d'une sortie de données du multiplexeur de données vers une entrée de données du circuit logique.