IMAGE SENSOR, OPTOELECTRONIC DEVICE INCLUDING THE IMAGE SENSOR AND METHOD FOR OPERATING THE IMAGE SENSOR

An image sensor (IS) comprising a pixel array (ARR) having a first pixel group (G1) and a second pixel group (G2) is provided. Each pixel group (G1, G2) comprises a plurality of pixels (PXL), with each pixel (PXL) having a photosensitive element (PD), a sense node (FD) and a sample-and-hold stage (S...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DE WIT, Pieter, XHAKONI, Adi, RUYTHOOREN, Koen
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An image sensor (IS) comprising a pixel array (ARR) having a first pixel group (G1) and a second pixel group (G2) is provided. Each pixel group (G1, G2) comprises a plurality of pixels (PXL), with each pixel (PXL) having a photosensitive element (PD), a sense node (FD) and a sample-and-hold stage (SHS). A driver circuit (DRV) of the image sensor (IS), during an exposure phase, is configured to operate the pixels (PXL) of the first pixel group (G1) to perform a first exposure of a first duration (T1), and to operate the pixels (PXL) of the second pixel group (G2) to perform a second exposure of a second duration (T2) followed by a third exposure of a third duration (T3). An output circuit (OUT) of the image sensor (IS), during a readout phase, is configured to read out a first photo signal from each pixel (PXL) of the first pixel group (G1), and to read out a second photo signal and a third photo signal from each pixel (PXL) of the second pixel group (G2). L'invention concerne un capteur d'image (IS) comprenant un réseau de pixels (ARR) ayant un premier groupe de pixels (G1) et un second groupe de pixels (G2). Chaque groupe de pixels (G1, G2) comprend une pluralité de pixels (PXL), chaque pixel (PXL) ayant un élément photosensible (PD), un nœud de détection (FD) et un étage échantillonneur-bloqueur (SHS). Pendant une phase d'exposition, un circuit d'attaque (DRV) du capteur d'image (IS) est configuré pour faire fonctionner les pixels (PXL) du premier groupe de pixels (G1) afin d'effectuer une première exposition d'une première durée (T1), et pour faire fonctionner les pixels (PXL) du second groupe de pixels (G2) afin d'effectuer une deuxième exposition d'une deuxième durée (T2) suivie d'une troisième exposition d'une troisième durée (T3). Pendant une phase de lecture, un circuit de sortie (OUT) du capteur d'image (IS) est configuré pour lire un premier signal photo de chaque pixel (PXL) du premier groupe de pixels (G1), et pour lire un deuxième signal photo et un troisième signal photo de chaque pixel (PXL) du second groupe de pixels (G2).