DATA CORRUPTION TRACKING FOR MEMORY RELIABILITY

Techniques are disclosed relating to improving memory reliability, e.g., in the context of memory circuits with limited reliability features. In some embodiments, memory controller circuitry is configured to communicate with memory circuitry via an interface that supports link error detection. The memory controller circuitry may, based on a corruption indicator, transmit a data and parity combination for the first data block that causes the memory circuitry to detect an uncorrectable write interface error. Subsequent reads of the location may therefore cause an uncorrectable error indication. This may advantageously allow the memory controller circuitry to propagate a corruption indicator as an uncorrectable error in the memory circuit, without requiring additional tracking of the indicator by the memory circuit or memory controller, in some embodiments. L'invention concerne des techniques se rapportant à l'amélioration de la fiabilité de mémoire, par exemple, dans le contexte de circuits de mémoire ayant des caractéristiques de fiabilité limitées. Dans certains modes de réalisation, des circuits de contrôleur de mémoire sont configurés pour communiquer avec des circuits de mémoire par l'intermédiaire d'une interface qui prend en charge une détection d'erreur de liaison. Les circuits de contrôleur de mémoire peuvent, sur la base d'un indicateur de corruption, transmettre une combinaison de données et de parité pour le premier bloc de données qui amène les circuits de mémoire à détecter une erreur d'interface d'écriture non corrigible. Les lectures ultérieures de l'emplacement peuvent ainsi provoquer une indication d'erreur non corrigible. Ceci peut, de manière avantageuse, permettre aux circuits de contrôleur de mémoire de propager un indicateur de corruption en tant qu'erreur non corrigible dans le circuit de mémoire, sans nécessiter un suivi supplémentaire de l'indicateur par le circuit de mémoire ou le contrôleur de mémoire, dans certains modes de réalisation.