PACKAGE
The present invention is to enable individual design of heat dissipation properties of a plurality of chips mounted in a single package. A package (100) comprises: a substrate (101); a plurality of plate members (111, 112); and a plurality of chips (121, 122). The substrate (101) is provided with a...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | The present invention is to enable individual design of heat dissipation properties of a plurality of chips mounted in a single package. A package (100) comprises: a substrate (101); a plurality of plate members (111, 112); and a plurality of chips (121, 122). The substrate (101) is provided with a plurality of openings (181, 182). The plurality of plate members (111, 112) have higher thermal conductivity than the substrate (101) and are provided at positions where the openings (181, 182) are blocked. The plurality of chips (121, 122) are located at least partially in the openings (181, 182), respectively, and mounted on the plurality of plate members (111, 112), respectively. The chips (121, 122) may include optical chips having optical elements formed thereon. The plates (111, 112) may have a coefficient of thermal expansion closer to the chips (121, 122) than the substrate (101). The material of the plate members (111, 112) may be metal, or resin mixed with a filler.
La présente invention permet une conception individuelle de propriétés de dissipation de chaleur d'une pluralité de puces montées dans un boîtier unique. Un boîtier (100) comprend : un substrat (101) ; une pluralité d'éléments de plaque (111, 112) ; et une pluralité de puces (121, 122). Le substrat (101) est pourvu d'une pluralité d'ouvertures (181, 182). La pluralité d'éléments de plaque (111, 112) ont une conductivité thermique supérieure à celle du substrat (101) et sont disposés à des positions où les ouvertures (181, 182) sont bloquées. La pluralité de puces (121, 122) sont situées au moins partiellement dans les ouvertures (181, 182), respectivement, et montées sur la pluralité d'éléments de plaque (111, 112), respectivement. Les puces (121, 122) peuvent comprendre des puces optiques sur lesquelles sont formés des éléments optiques. Les plaques (111, 112) peuvent avoir un coefficient de dilatation thermique plus proche des puces (121, 122) que le substrat (101). Le matériau des éléments de plaque (111, 112) peut être un métal, ou une résine mélangée à une charge.
単一のパッケージに実装された複数のチップの放熱性を別個に設計可能とする。 パッケージ(100)は、基板(101)と、複数の板材(111,112)と、複数のチップ(121,122)とを備える。基板(101)には、複数の開口部(181,182)が設けられている。複数の板材(111,112)は、基板(101)と比べて熱伝導率が高く、開口部(181,182)が塞がれる位置にそれぞれ設けられている。複数のチップ(121,122)は、少なくとも一部が前記開口部(181,182)内にそれぞれ位置し、複数の板材(111,112)上にそれぞれ実装されている。チップ(121,122)は、光学素子が形成された光学チップを含んでもよい。板材(111,112)は、基板(101)と比べて熱膨張率がチップ(121,122)に近くてもよい。板材(111,112)の材料は、金属またはフィラーが混入された樹脂でもよい。 |
---|