FORMATION OF CAVITY SPACER AND SOURCE-DRAIN EPITAXIAL GROWTH FOR SCALING OF GATE-ALL-AROUND TRANSISTORS

Methods, integrated circuit devices, and systems are discussed related to combining source and drain etch, cavity spacer formation, and source and drain semiconductor growth into a single lithographic processing step in gate-all-around transistors. Such combined processes are performed separately for NMOS and PMOS gate-all-around transistors by implementing selective masking techniques. The resulting transistor structures have improved cavity spacer integrity and contact to gate isolation. L'invention concerne des procédés, des dispositifs de circuit intégré et des systèmes associés à la combinaison de gravure de source et de drain, de formation d'espaceur de cavité et de croissance de semi-conducteur de source et de drain dans une seule étape de traitement lithographique dans des transistors à grille enrobante. De tels procédés combinés sont réalisés séparément pour des transistors à grille enrobante NMOS et PMOS par mise en œuvre de techniques de masquage sélectif. Les structures de transistor ainsi obtenues présentent une intégrité d'espaceur de cavité et un contact avec l'isolation de grille améliorés.