OPTIMIZATION OF CAPTURED LOOPS IN A PROCESSOR FOR OPTIMIZING LOOP REPLAY PERFORMANCE

Optimization of captured loops in a processor for optimizing loop replay performance, and related methods and computer-readable media are disclosed. The processor includes a loop buffer circuit configured to detect loops. In response to a detected loop, the loop buffer circuit is configured to captu...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: AL SHEIKH, Rami Mohammad, MCILVAINE, Michael Scott
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Optimization of captured loops in a processor for optimizing loop replay performance, and related methods and computer-readable media are disclosed. The processor includes a loop buffer circuit configured to detect loops. In response to a detected loop, the loop buffer circuit is configured to capture loop instructions in the detected loop and replay the captured loop instructions in the instruction pipeline to be processed and executed for subsequent iterations of the loop. The loop buffer circuit is configured to determine if loop optimizations are available to be made based on a captured loop to enhance performance of loop replay. If the loop buffer circuit determines loop optimizations are available to be made based on a captured loop, the loop buffer circuit is configured to perform such loop optimizations so that such loop optimizations can be realized when the captured loop is replayed to enhance replay performance of the captured loop. L'invention concerne l'optimisation de boucles capturées dans un processeur destiné à optimiser la performance de relecture de boucles, et des procédés associés et des supports lisibles par ordinateur. Le processeur inclut un circuit de tampon de boucles configuré pour détecter des boucles. En réponse à une boucle détectée, le circuit de tampon de boucle est configuré pour capturer des instructions de boucle dans la boucle détectée et relire les instructions de boucles capturées dans la cascade d'instructions à traiter et exécuter pour des itérations ultérieures de la boucle. Le circuit de tampon de boucles est configuré pour déterminer la disponibilité d'optimisations de boucles à effectuer sur la base d'une boucle capturée pour renforcer la performance de relecture de boucles. Si le circuit de tampon de boucle détermine la disponibilité d'optimisations de boucles à effectuer sur la base d'une boucle capturée, le circuit de tampon de boucles est configuré pour procéder à de telles optimisations de boucles de sorte que de telles optimisations de boucles peuvent être réalisées lorsque la boucle capturée est relue pour renforcer la performance de relecture de la boucle capturée.