NON-VOLATILE MEMORY WITH EFFICIENT SIGNAL ROUTING
An integrated memory assembly comprises a control die bonded to a memory die. The memory die includes multiple non-volatile memory structures (e.g., planes, arrays, groups of blocks, etc.), each comprising a stack of alternating conductive and dielectric layers forming staircases at one or more edge...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | An integrated memory assembly comprises a control die bonded to a memory die. The memory die includes multiple non-volatile memory structures (e.g., planes, arrays, groups of blocks, etc.), each comprising a stack of alternating conductive and dielectric layers forming staircases at one or more edges of the non-volatile memory structures. The non-volatile memory structures are positioned with gaps between the non-volatile memory structures such that the gaps separate the staircases of adjacent non-volatile memory structures. Metal interlayer segments positioned in the gaps are connected to a top metal layer positioned above non-volatile memory structures and to one or more electrical circuits on the control die via zero, one or more other metal layers/segments.
Ensemble mémoire intégré comprenant une puce de commande liée à une puce de mémoire. La puce de mémoire comprend de multiples structures de mémoire non volatile (par exemple, des plans, des réseaux, des groupes de blocs, etc.), comprenant chacune un empilement de couches conductrices et diélectriques alternées formant des escaliers au niveau d'un ou plusieurs bords des structures de mémoire non volatile. Les structures de mémoire non volatile sont positionnées avec des espaces entre les structures de mémoire non volatile de sorte que les espaces séparent les escaliers de structures de mémoire non volatile adjacentes. Des segments de couche intermédiaire métallique positionnés dans les espaces sont reliés à une couche métallique supérieure positionnée au-dessus de structures de mémoire non volatile et à un ou plusieurs circuits électriques sur la puce de commande par l'intermédiaire de zéro, une ou plusieurs autres couches/segments métalliques. |
---|