PIXEL CIRCUITS FOR LIQUID CRYSTAL ON SILICON PHASE MODULATOR

Disclosed herein is a frame buffer pixel circuit having a first data pass gate transistor G1, first storage capacitor C1, a voltage boosting line Vb, source follower transistor F, pull-down transistor P, and second data pass gate transistor G2. The pull-down transistor P is connected to the drain of transistor F and source of transistor G2 and the storage capacitor C1 is connected to a voltage boosting line Vb. In the operation, Vb is set to zero volt when data is transferring to C1 capacitor through G1 gate. After the frame data are loaded onto C1 capacitors in all pixels, Vb is set to designed voltage and G2 gates in all pixels are opened to charge Clcd capacitors. Vb is then set to zero volt again before starting to load next frame data onto pixels. Such process is iterated in the liquid crystal on silicon (LCOS) working time. La présente invention concerne un circuit de pixels de tampon de trame ayant un premier transistor de grille de passage de données G1, un premier condensateur de stockage C1, une ligne d'amplification de tension Vb, un transistor suiveur de source F, un transistor d'excursion basse P et un second transistor de grille de passage de données G2. Le transistor d'excursion basse P est connecté au drain du transistor F et à la source du transistor G2 et le condensateur de stockage C1 est connecté à une ligne d'amplification de tension Vb. En fonctionnement, Vb est réglée à zéro volt lorsque des données sont transférées à un condensateur C1 par l'intermédiaire d'une grillle G1. Après que les données de trame sont chargées sur des condensateurs C1 dans tous les pixels, Vb est réglée sur une tension conçue et des grilles G2 dans tous les pixels sont ouvertes pour charger des condensateurs Clcd. Vb est ensuite réglée à zéro volt avant de commencer à charger des données de trame suivante sur des pixels. Un tel procédé est répété dans le temps de travail du cristal liquide sur silicium (LCOS).