SYSTEM AND METHOD TO REDUCE POWER DOWN ENTRY AND EXIT LATENCY

A system and method for fast save/restore is disclosed. The system and method include one or more logical units (LUs) residing in independent power domains, one or more digital frequency synthesizers (DFS), each of the one or more DFS associated with one of the one or more LUs, the one or more DFSs configured to lock a system complex frequency and ramp the one or more LUs to system complex frequency, and one or more slave fast save/restore control (FSRC) units, each slave FSRC unit associated with one of the one or more LUs, the one or more slave FSRC units configured to save/restore the FSRC states of the one or more LUs. L'invention concerne un système et un procédé de sauvegarde/restauration rapide. Le système et le procédé comprennent une ou plusieurs unités logiques (LU) résidant dans des domaines d'alimentation indépendants, un ou plusieurs synthétiseurs numériques de fréquence (DFS), chacun desdits un ou plusieurs DFS étant associé à l'une desdites une ou plusieurs LU, le ou les DFS étant configurés pour verrouiller une fréquence de complexe de système et amener progressivement la ou les LU à la fréquence de complexe de système, et une ou plusieurs unités de commande de sauvegarde/restauration rapide (FSRC) esclaves, chaque unité FSRC esclave étant associée à l'une desdites une ou plusieurs LU, la ou les unités FSRC esclaves étant configurées pour sauvegarder/restaurer les états FSRC de la ou des LU.