MESSAGE CONVERSION AND MESSAGE PASSTHROUGH BETWEEN DEVICES AND A PROCESSOR IN A MULTI-PANEL COMPUTING DEVICE

A system includes a processor in a lid portion of a computing device. The processor is communicatively coupled to a plurality of input/output (I/O) devices according to a plurality of I/O communication protocols via a first number of wires. The system includes a first memory coupled to the processor...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HAN, Ke, CEPEDA LOPEZ, Israel A, LI, Hongjun, SUN, Xinpeng, YE, Xiang, KONDAPPA, Manjunatha, XU, Feng, CHENG, Antonio S, BARTSCHERER, Marko, ZHA, Qipeng
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A system includes a processor in a lid portion of a computing device. The processor is communicatively coupled to a plurality of input/output (I/O) devices according to a plurality of I/O communication protocols via a first number of wires. The system includes a first memory coupled to the processor to store instructions that can be executed by the processor and cause the processor to receive, from a first I/O device of the plurality of I/O devices, a first message according to a first I/O communication protocol of the plurality of I/O communication protocols, convert the first message to a second message according to a host communication protocol, and send the second message over a bus containing a second number of wires traversing a hinge movably coupling the lid portion to a base portion of the computing device. The second number of wires is less than the first number of wires. Un système comprend un processeur dans une partie couvercle d'un dispositif informatique. Le processeur est couplé en communication à une pluralité de dispositifs d'entrée/sortie (E/S) selon une pluralité de protocoles de communication d'entrée/sortie par l'intermédiaire d'un premier nombre de fils. Le système comprend une première mémoire couplée au processeur pour stocker des instructions qui peuvent être exécutées par le processeur et amener le processeur à recevoir, à partir d'un premier dispositif d'E/S de la pluralité de dispositifs d'E/S, un premier message selon un premier protocole de communication d'E/S de la pluralité de protocoles de communication d'E/S, convertir le premier message en un second message selon un protocole de communication hôte, et envoyer le second message sur un bus contenant un second nombre de fils traversant une charnière couplant de façon mobile la partie couvercle à une partie de base du dispositif informatique. Le second nombre de fils est inférieur au premier nombre de fils.