SEMICONDUCTOR MODULE AND SEMICONDUCTOR PACKAGE

To provide a semiconductor module for which warping that occurs prior to separation into individual pieces can be easily suppressed. A semiconductor module 1 is formed by integrally molding a plurality of chips. The module comprises: a reference panel 10, which includes a plurality of reference chips 12 arranged in a row and a reference molded section 14 that fills at least spaces between the plurality of reference chips 12; and a layered panel 20 which comprises layered chips 22 layered respectively onto the reference chips 12, and a layered molded section 23 that fills at least spaces between the plurality of layered chips 22, the layered panel being layered onto one side of the reference panel 10. Each of the layered chips 22 is disposed so that a partial region thereof overlaps with a partial region of the respective reference chip 12 in a layering direction and is disposed so as to overlap with the reference molded section 14. The reference chips 12 are disposed so as to overlap with the layered molded section 23. L'invention vise à proposer un module semi-conducteur pour lequel un gauchissement qui se produit avant la séparation en morceaux individuels peut être facilement supprimé. Un module semi-conducteur est formé par moulage intégral d'une pluralité de puces. Le module comprend : un panneau de référence 10, qui comprend une pluralité de puces de référence 12 agencées en une rangée et une section moulée de référence 14 qui remplit au moins des espaces entre la pluralité de puces de référence 12 ; et un panneau en couches 20 qui comprend des puces en couches 22 disposées en couches respectivement sur les puces de référence, et une section moulée en couches 23 qui remplit au moins des espaces entre la pluralité de puces en couches 22, le panneau en couches étant stratifié sur un côté du panneau de référence 10. Chacune des puces stratifiées 22 est disposée de telle sorte qu'une région partielle de celle-ci chevauche une région partielle de la puce de référence respective 12 dans une direction de stratification et est disposée de façon à chevaucher la section moulée de référence 14. Les puces de référence 12 sont disposées de manière à chevaucher la section moulée en couches 23. 個片化前の反りを容易に抑制することが可能な半導体モジュールを提供すること。 複数のチップを一体的にモールドした半導体モジュール１であって、並設される複数の基準チップ１２と少なくとも複数の基準チップ１２に挟まれた空間に充填される基準モールド部１４とを有する基準パネル１０と、基準チップ１２のそれぞれに積層される積層チップ２２と少なくとも複数の積層チップ２２に挟まれた空間に充填される積層モールド部２３とを有し、基準パネル１０の一面側に積層される積層パネル２０と、を備え、積層チップ２２は、積層方向において、基準チップ１２と一部の領域同士で重ねて配置され