PROCESS FOR MANUFACTURING A SYSTEM IN PACKAGE HAVING A PLURALITY OF LAYERS AND ASSOCIATED MANUFACTURING APPARATUS
The present invention relates to a process for manufacturing a system in package (SiP) having a plurality of layers, comprising, for each current layer, the following steps: - producing (A) a dielectric substrate using an additive manufacturing technique; - depositing (B) an adhesive in receiving re...
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | CHALAVOUX, Damien REY, Maxime ELOI, Pierre |
| description | The present invention relates to a process for manufacturing a system in package (SiP) having a plurality of layers, comprising, for each current layer, the following steps: - producing (A) a dielectric substrate using an additive manufacturing technique; - depositing (B) an adhesive in receiving regions; - depositing (C) electronic components in the corresponding receiving regions; - depositing (E) interconnects between the electronic components; - creating (F) at least one interconnection with an adjacent layer; - encapsulating (G) the current layer in a potting material, the potting material forming an exterior surface; - preparing (H) the exterior surface to receive the following layer.
La présente invention concerne un procédé de fabrication d'un système dans un boitier (SiP) à plusieurs couches, comprenant pour chaque couche courante les étapes suivantes : - réalisation (A) d'un substrat diélectrique par une technique de fabrication additive; - dépôt (B) d'une colle dans des zones de réception; - dépôt (C) de composants électroniques dans les zones de réception correspondantes; - dépôt (E) d'éléments d'interconnexion entre les composants électroniques; - création (F) d'au moins une interconnexion avec une couche adjacente; - encapsulation (G) de la couche courante par matière de remplissage, la matière de remplissage formant une surface extérieure; - préparation (H) de la surface extérieure pour réception de la couche suivante. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2023105054A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2023105054A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2023105054A13</originalsourceid><addsrcrecordid>eNqNjL0KwjAURrs4iPoOF5yF_ugDfKRJG2ybkJsonUqROIlW6vvjoJOT0xnO4SyTp3VGSGZSxlGLLigIH5zuKgJxz162pDuyEEdUkmqcPso2waHRviejqEEvHRO6ksBshIaX5e_NWjj4wOtkcR1vc9x8uUq2SnpR7-L0GOI8jZd4j6_hbPI0L7L0kB72yIr_qjfoNDj4</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>PROCESS FOR MANUFACTURING A SYSTEM IN PACKAGE HAVING A PLURALITY OF LAYERS AND ASSOCIATED MANUFACTURING APPARATUS</title><source>esp@cenet</source><creator>CHALAVOUX, Damien ; REY, Maxime ; ELOI, Pierre</creator><creatorcontrib>CHALAVOUX, Damien ; REY, Maxime ; ELOI, Pierre</creatorcontrib><description>The present invention relates to a process for manufacturing a system in package (SiP) having a plurality of layers, comprising, for each current layer, the following steps: - producing (A) a dielectric substrate using an additive manufacturing technique; - depositing (B) an adhesive in receiving regions; - depositing (C) electronic components in the corresponding receiving regions; - depositing (E) interconnects between the electronic components; - creating (F) at least one interconnection with an adjacent layer; - encapsulating (G) the current layer in a potting material, the potting material forming an exterior surface; - preparing (H) the exterior surface to receive the following layer.
La présente invention concerne un procédé de fabrication d'un système dans un boitier (SiP) à plusieurs couches, comprenant pour chaque couche courante les étapes suivantes : - réalisation (A) d'un substrat diélectrique par une technique de fabrication additive; - dépôt (B) d'une colle dans des zones de réception; - dépôt (C) de composants électroniques dans les zones de réception correspondantes; - dépôt (E) d'éléments d'interconnexion entre les composants électroniques; - création (F) d'au moins une interconnexion avec une couche adjacente; - encapsulation (G) de la couche courante par matière de remplissage, la matière de remplissage formant une surface extérieure; - préparation (H) de la surface extérieure pour réception de la couche suivante.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS ; PRINTED CIRCUITS ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230615&DB=EPODOC&CC=WO&NR=2023105054A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20230615&DB=EPODOC&CC=WO&NR=2023105054A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>CHALAVOUX, Damien</creatorcontrib><creatorcontrib>REY, Maxime</creatorcontrib><creatorcontrib>ELOI, Pierre</creatorcontrib><title>PROCESS FOR MANUFACTURING A SYSTEM IN PACKAGE HAVING A PLURALITY OF LAYERS AND ASSOCIATED MANUFACTURING APPARATUS</title><description>The present invention relates to a process for manufacturing a system in package (SiP) having a plurality of layers, comprising, for each current layer, the following steps: - producing (A) a dielectric substrate using an additive manufacturing technique; - depositing (B) an adhesive in receiving regions; - depositing (C) electronic components in the corresponding receiving regions; - depositing (E) interconnects between the electronic components; - creating (F) at least one interconnection with an adjacent layer; - encapsulating (G) the current layer in a potting material, the potting material forming an exterior surface; - preparing (H) the exterior surface to receive the following layer.
La présente invention concerne un procédé de fabrication d'un système dans un boitier (SiP) à plusieurs couches, comprenant pour chaque couche courante les étapes suivantes : - réalisation (A) d'un substrat diélectrique par une technique de fabrication additive; - dépôt (B) d'une colle dans des zones de réception; - dépôt (C) de composants électroniques dans les zones de réception correspondantes; - dépôt (E) d'éléments d'interconnexion entre les composants électroniques; - création (F) d'au moins une interconnexion avec une couche adjacente; - encapsulation (G) de la couche courante par matière de remplissage, la matière de remplissage formant une surface extérieure; - préparation (H) de la surface extérieure pour réception de la couche suivante.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</subject><subject>PRINTED CIRCUITS</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjL0KwjAURrs4iPoOF5yF_ugDfKRJG2ybkJsonUqROIlW6vvjoJOT0xnO4SyTp3VGSGZSxlGLLigIH5zuKgJxz162pDuyEEdUkmqcPso2waHRviejqEEvHRO6ksBshIaX5e_NWjj4wOtkcR1vc9x8uUq2SnpR7-L0GOI8jZd4j6_hbPI0L7L0kB72yIr_qjfoNDj4</recordid><startdate>20230615</startdate><enddate>20230615</enddate><creator>CHALAVOUX, Damien</creator><creator>REY, Maxime</creator><creator>ELOI, Pierre</creator><scope>EVB</scope></search><sort><creationdate>20230615</creationdate><title>PROCESS FOR MANUFACTURING A SYSTEM IN PACKAGE HAVING A PLURALITY OF LAYERS AND ASSOCIATED MANUFACTURING APPARATUS</title><author>CHALAVOUX, Damien ; REY, Maxime ; ELOI, Pierre</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2023105054A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS</topic><topic>PRINTED CIRCUITS</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>CHALAVOUX, Damien</creatorcontrib><creatorcontrib>REY, Maxime</creatorcontrib><creatorcontrib>ELOI, Pierre</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>CHALAVOUX, Damien</au><au>REY, Maxime</au><au>ELOI, Pierre</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>PROCESS FOR MANUFACTURING A SYSTEM IN PACKAGE HAVING A PLURALITY OF LAYERS AND ASSOCIATED MANUFACTURING APPARATUS</title><date>2023-06-15</date><risdate>2023</risdate><abstract>The present invention relates to a process for manufacturing a system in package (SiP) having a plurality of layers, comprising, for each current layer, the following steps: - producing (A) a dielectric substrate using an additive manufacturing technique; - depositing (B) an adhesive in receiving regions; - depositing (C) electronic components in the corresponding receiving regions; - depositing (E) interconnects between the electronic components; - creating (F) at least one interconnection with an adjacent layer; - encapsulating (G) the current layer in a potting material, the potting material forming an exterior surface; - preparing (H) the exterior surface to receive the following layer.
La présente invention concerne un procédé de fabrication d'un système dans un boitier (SiP) à plusieurs couches, comprenant pour chaque couche courante les étapes suivantes : - réalisation (A) d'un substrat diélectrique par une technique de fabrication additive; - dépôt (B) d'une colle dans des zones de réception; - dépôt (C) de composants électroniques dans les zones de réception correspondantes; - dépôt (E) d'éléments d'interconnexion entre les composants électroniques; - création (F) d'au moins une interconnexion avec une couche adjacente; - encapsulation (G) de la couche courante par matière de remplissage, la matière de remplissage formant une surface extérieure; - préparation (H) de la surface extérieure pour réception de la couche suivante.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre |
| recordid | cdi_epo_espacenet_WO2023105054A1 |
| source | esp@cenet |
| subjects | BASIC ELECTRIC ELEMENTS CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR ELECTRICITY MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS PRINTED CIRCUITS SEMICONDUCTOR DEVICES |
| title | PROCESS FOR MANUFACTURING A SYSTEM IN PACKAGE HAVING A PLURALITY OF LAYERS AND ASSOCIATED MANUFACTURING APPARATUS |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-26T14%3A49%3A22IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=CHALAVOUX,%20Damien&rft.date=2023-06-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2023105054A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |