SEMICONDUCTOR PACKAGE

A semiconductor package according to an embodiment comprises: an insulation layer; a first electrode unit disposed on the insulation layer; a penetration electrode penetrating the insulation layer and electrically connected to the first electrode unit; a reinforcement unit disposed within the insulation layer; a connection unit disposed on the first electrode unit; and a chip mounted on the connection unit, wherein at least a portion of the reinforcement unit vertically overlaps the chip and is not connected to the penetration electrode. Un boîtier semi-conducteur selon un mode de réalisation comprend : une couche d'isolation ; une première unité d'électrode disposée sur la couche d'isolation ; une électrode de pénétration pénétrant dans la couche d'isolation et connectée électriquement à la première unité d'électrode ; une unité de renforcement disposée à l'intérieur de la couche d'isolation ; une unité de connexion disposée sur la première unité d'électrode ; et une puce montée sur l'unité de connexion, au moins une partie de l'unité de renfort chevauchant verticalement la puce et n'étant pas connectée à l'électrode de pénétration. 실시 예에 따른 반도체 패키지는 절연층; 상기 절연층 상에 배치된 제1 전극부; 상기 절연층을 관통하고, 상기 제1 전극부와 전기적으로 연결된 관통 전극; 상기 절연층 내에 배치된 보강부; 상기 제1 전극부 상에 배치된 접속부; 및 상기 접속부 상에 실장된 칩을 포함하고, 상기 보강부의 적어도 일부는 상기 칩과 수직으로 중첩되고, 상기 관통 전극과 연결되지 않는다.