DYNAMIC CONTROLLER BUFFER MANAGEMENT AND CONFIGURATION
A method and apparatus for dynamic controller buffer management is disclosed. According to certain embodiments, responsive to commands received from a host, a controller may adjust one or more partitions of a controller buffer memory to adjust the size of different types of buffer memory. In some em...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A method and apparatus for dynamic controller buffer management is disclosed. According to certain embodiments, responsive to commands received from a host, a controller may adjust one or more partitions of a controller buffer memory to adjust the size of different types of buffer memory. In some embodiments, preset buffer memory configurations may be applied to the buffer memory to adjust buffer memory allocation based on the current workload. By way of example, when sequential reads are detected, a TRAM buffer size may be increased to provide additional RLA buffers, at the expense of XRAM and/or L2P buffer size. Where operations involving SLC memory is detected, allocation of buffer memory parity buffers of XRAM may be decreased, to provide additional buffer space to L2P.
L'invention concerne un procédé et un appareil de gestion dynamique de tampon de contrôleur. Selon certains modes de réalisation, en réponse à des commandes reçues d'un hôte, un contrôleur peut ajuster une ou plusieurs partitions d'une mémoire tampon de contrôleur pour ajuster la taille de différents types de mémoire tampon. Dans certains modes de réalisation, des configurations de mémoire tampon prédéfinies peuvent être appliquées à la mémoire tampon pour ajuster l'allocation de mémoire tampon sur la base de la charge de travail actuelle. À titre d'exemple, lorsque des lectures séquentielles sont détectées, une taille de tampon TRAM peut être augmentée pour fournir davantage de tampons RLA, au détriment de la taille de tampon XRAM et/ou L2P. Lorsque des opérations impliquant de la mémoire SLC sont détectées, l'allocation de tampons de parité de mémoire tampon XRAM peut être réduite, pour fournir davantage d'espace de tampon L2P. |
---|