DYNAMIC SETUP AND HOLD TIMES ADJUSTMENT FOR MEMORIES

A system and method for efficiently capturing data by sequential circuits across multiple operating conditions are described. In various implementations, an integrated circuit includes multiple signal arrival adjusters both at its I/O boundaries and across its die. The signal arrival adjuster includes two internal timing paths, each with a respective latency. The signal arrival adjuster receives an input signal, and generates an output signal from the a selected one of the first timing path and the second timing path. The signal arrival adjuster sends the output signal to a sequential circuit. The sequential circuit uses the output signal as one of an input data signal and an input clock signal. The selection between the two timing paths within the signal arrival adjuster aids satisfying the setup and hold time requirements of the sequential circuit. L'invention concerne un système et un procédé de capture efficace de données par des circuits séquentiels dans de multiples conditions de fonctionnement. Dans divers modes de réalisation, un circuit intégré comprend de multiples dispositifs d'ajustement d'arrivée de signal à la fois au niveau de ses limites d'entrée/sortie et à travers sa puce. Le dispositif d'ajustement d'arrivée de signal comprend deux trajets de synchronisation interne, chacun avec une latence respective. Le dispositif d'ajustement d'arrivée de signal reçoit un signal d'entrée, et génère un signal de sortie à partir d'un trajet de synchronisation sélectionné parmi le premier trajet de synchronisation et le second trajet de synchronisation. Le dispositif d'ajustement d'arrivée de signal envoie le signal de sortie à un circuit séquentiel. Le circuit séquentiel utilise le signal de sortie comme l'un d'un signal de données d'entrée et d'un signal d'horloge d'entrée. La sélection entre les deux trajets de synchronisation à l'intérieur du dispositif d'ajustement d'arrivée de signal contribue à satisfaire aux exigences de réglage et de temps de maintien du circuit séquentiel.