ACCELERATING TRIANGLE VISIBILITY TESTS FOR REAL-TIME RAY TRACING

Techniques applicable to a ray tracing hardware accelerator for traversing a hierarchical acceleration structure with reduced round-trip communications with a processor are disclosed. The reduction of round-trip communications with a processor during traversal is achieved by having a visibility mask that defines visibility states for regions within a geometric primitive available to be accessed in the ray tracing hardware accelerator when a ray intersection is detected for the geometric primitive. L'invention concerne des techniques applicables à un accélérateur matériel de lancer de rayons pour traverser une structure d'accélération hiérarchique en utilisant des communications aller-retour réduites avec un processeur. La réduction des communications aller-retour avec un processeur pendant la traversée est obtenue au moyen d'un masque de visibilité qui définit des états de visibilité pour des zones à l'intérieur d'une primitive géométrique disponible pour un accès dans l'accélérateur matériel de lancer de rayons lorsqu'une intersection avec un rayon est détectée pour la primitive géométrique.