SEMICONDUCTOR DIE MODULE PACKAGES WITH VOID-DEFINED SECTIONS IN A METAL STRUCTURE(S) IN A PACKAGE SUBSTRATE TO REDUCE DIE-SUBSTRATE MECHANICAL STRESS, AND RELATED METHODS
Semiconductor die module packages with void-defined sections in a metal structure(s) in a package substrate to reduce die-substrate mechanical stress, and related fabrication methods. To reduce die-substrate mechanical stress between the package substrate and a die(s) of the die module package, void...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Semiconductor die module packages with void-defined sections in a metal structure(s) in a package substrate to reduce die-substrate mechanical stress, and related fabrication methods. To reduce die-substrate mechanical stress between the package substrate and a die(s) of the die module package, void-defined sections are formed in a metal structure(s) in a metallization layer(s) of the package substrate. The void-defined sections are formed from one or more cutouts of a metal material of the metal structure in a defined area to reduce stiffness, which also has the effect of reducing the effective coefficient of thermal expansion (CTE) of the package substrate. The metal material remaining between the metal cutouts in a void-defined section form metal interconnects. Die interconnects can couple a die directly to the metal interconnects in the void-defined sections in the metal structure to reduce mechanical stress between the die and die interconnects to the package substrate.
L'invention concerne des boîtiers de module de puce de semi-conducteur ayant des sections définies par vide dans une ou plusieurs structures métalliques dans un substrat de boîtier pour réduire une contrainte mécanique substrat-puce et des procédés de fabrication associés. Pour réduire la contrainte mécanique substrat-puce entre le substrat de boîtier et une ou plusieurs puces du boîtier de module de puce, des sections définies par vide sont formées dans une ou plusieurs structures métalliques dans une ou plusieurs couches de métallisation du substrat de boîtier. Les sections définies par vide sont formées à partir d'une ou de plusieurs découpes d'un matériau métallique de la structure métallique dans une zone définie pour réduire la rigidité, ce qui a également pour effet de réduire le coefficient effectif de dilatation thermique (CTE) du substrat de boîtier. Le matériau métallique restant entre les découpes métalliques dans une section définie par vide forme des interconnexions métalliques. Des interconnexions de puce peuvent coupler une puce directement aux interconnexions métalliques dans les sections définies par vide dans la structure métallique pour réduire une contrainte mécanique entre la puce et les interconnexions de puce sur le substrat de boîtier. |
---|