SOLID-STATE IMAGING ELEMENT

The present invention improves image quality for a solid-state imaging element that performs differential amplification. Each among a plurality of reference pixels is provided with a reference-side amplification transistor for supplying a reference current corresponding to a prescribed reference potential. Each among a plurality of read pixel circuits is provided with a read-side amplification transistor for supplying, from a drain to a source, a signal current corresponding to the difference between the potential of the gate and the reference potential. Furthermore, in a potential difference generation unit, a plurality of source-follower transistors, which control the potential difference between the gate and drain to be a prescribed value when the potential of the gate and the reference potential are initialized, are disposed in each row of read pixel circuits. La présente invention améliore la qualité d'image d'un élément d'imagerie à semi-conducteurs qui réalise une amplification différentielle. Chacun d'une pluralité de pixels de référence comprend un transistor d'amplification côté référence pour fournir un courant de référence correspondant à un potentiel de référence prescrit. Chacun d'une pluralité de circuits de pixels de lecture comprend un transistor d'amplification côté lecture pour fournir, d'un drain à une source, un courant de signal correspondant à la différence entre le potentiel de la grille et le potentiel de référence. En outre, dans une unité de génération de différence de potentiel, une pluralité de transistors à source chargée, qui contrôlent que la différence de potentiel entre la grille et le drain ait une valeur prescrite lorsque le potentiel de la grille et le potentiel de référence sont initialisés, sont disposés dans chaque rangée de circuits de pixels de lecture. 差動増幅を行う固体撮像素子において、画質を向上させる。 複数の参照画素のそれぞれには、所定の参照電位に応じた参照電流を供給する参照側増幅トランジスタが設けられる。複数の読出画素回路のそれぞれには、ゲートの電位および参照電位の差分に応じた信号電流をドレインからソースに供給する読出し側増幅トランジスタがそれぞれに設けられる。また、電位差生成部には、ゲートの電位と参照電位とが初期化されるときにゲートおよびドレインの間の電位差を所定値に制御する複数のソースフォロワトランジスタが読出画素回路の列ごとに配置される。