SCALABLE SYSTEM ON A CHIP

A system including a plurality of processor cores, a plurality of graphics processing units, a plurality of peripheral circuits, and a plurality of memory controllers is configured to support scaling of the system using a unified memory architecture. An interconnect fabric included in the system includes at least two networks having heterogeneous interconnect topologies. The at least two networks include a coherent network interconnecting the processor cores and the plurality of memory controllers. Un système comprenant une pluralité de cœurs de processeur, une pluralité d'unités de traitement graphique, une pluralité de circuits périphériques et une pluralité de contrôleurs de mémoire est configuré pour prendre en charge une évolutivité du système au moyen d'une architecture de mémoire unifiée. Une matrice d'interconnexion comprise dans le système comprend au moins deux réseaux ayant des topologies d'interconnexion hétérogènes. Lesdits au moins deux réseaux comprennent un réseau cohérent interconnectant les cœurs de processeur et la pluralité de contrôleurs de mémoire.