ACTIVATION BUFFER ARCHITECTURE FOR DATA-REUSE IN A NEURAL NETWORK ACCELERATOR

Certain aspects provide an apparatus for signal processing in a neural network. The apparatus generally includes computation circuitry configured to perform a convolution operation, the computation circuitry having multiple input rows, and an activation buffer having multiple buffer segments coupled to the multiple input rows of the computation circuitry, respectively. In some aspects, each of the multiple buffer segments comprises a first multiplexer having a plurality of multiplexer inputs, and each of the plurality of multiplexer inputs of one of the first multiplexers on one of the multiple buffer segments is coupled to a data output of the activation buffer on another one of the multiple buffer segments. Selon certains aspects, l'invention concerne un appareil de traitement de signal dans un réseau neuronal. L'appareil comprend généralement un ensemble de circuits de calcul conçu pour effectuer une opération de convolution, l'ensemble de circuits de calcul ayant de multiples rangées d'entrée, et une mémoire tampon d'activation ayant de multiples segments de mémoire tampon couplés, respectivement, aux multiples rangées d'entrée de l'ensemble de circuits de calcul. Selon certains aspects, chacun des multiples segments de mémoire tampon comprend un premier multiplexeur ayant une pluralité d'entrées de multiplexeur, et chaque entrée de la pluralité d'entrées de multiplexeur de l'un des premiers multiplexeurs sur l'un des multiples segments de mémoire tampon est couplée à une sortie de données de la mémoire tampon d'activation sur un autre des multiples segments de mémoire tampon.