STACKED INTEGRATED CIRCUIT DIES AND INTERCONNECT STRUCTURES

An integrated circuit package (34, 34', 34'') may be implemented by stacked first, second, and third integrated circuit dies (40, 50, 60). The first and second dies (40, 50) may be bonded to each other using corresponding inter-die connection structures (74-1, 84-1) at respective interfacial surfaces facing the other die. The second die (50) may also include a metal layer (84-2) for connecting to the third die (60) at its interfacial surface with the first die (40). The metal layer (84-2) may be connected to a corresponding inter-die connection structure (64) on the side of the third die (60) facing the second die (50) through a conductive through-substrate via (84-2) and an additional metal layer (102) in a redistribution layer (96) between the second and third dies (50, 60). The third die (60) may have a different lateral outline than the second die (50). La présente invention concerne un boîtier de circuit intégré (34, 34', 34'') qui peut être mis en œuvre par des première, deuxième et troisième matrices de circuit intégré empilées (40, 50, 60). Les première et deuxième matrices (40, 50) peuvent être liées l'une à l'autre à l'aide de structures de connexion inter-matrices correspondantes (74-1, 84-1) au niveau de surfaces interfaciales respectives faisant face à l'autre matrice. La deuxième matrice (50) peut également comprendre une couche métallique (84-2) pour se connecter à la troisième matrice (60) au niveau de sa surface interfaciale avec la première matrice (40). La couche métallique (84-2) peut être connectée à une structure de connexion inter-matrice correspondante (64) sur le côté de la troisième matrice (60) faisant face à la deuxième matrice (50) par l'intermédiaire d'un trou d'interconnexion conducteur traversant le substrat (84-2) et d'une couche métallique supplémentaire (102) dans une couche de redistribution (96) entre les deuxième et troisième matrices (50, 60). La troisième matrice (60) peut avoir un contour latéral différent de celui de la deuxième matrice (50).