MEMORY ARRAY FOR STORING ODD AND EVEN DATA BITS OF DATA WORDS IN ALTERNATE SUB-BANKS TO REDUCE MULTI-BIT ERROR RATE AND RELATED METHODS

A memory array for storing odd and even data bits of data words in alternate sub-banks to reduce multi-bit error rate is disclosed. The memory array alternates odd data bits of a first plurality of data words in consecutive columns a first sub-bank of first and second memory banks and even data bits...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: KOLAR, Pramod
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A memory array for storing odd and even data bits of data words in alternate sub-banks to reduce multi-bit error rate is disclosed. The memory array alternates odd data bits of a first plurality of data words in consecutive columns a first sub-bank of first and second memory banks and even data bits of the first plurality of data words in consecutive columns of a second sub-bank of the first and second memory banks. For example, the lowest bits of each of N data words are stored in a first N consecutive columns of a first sub-bank. The second bits of the N data words are stored in the next N consecutive columns of a second sub-bank. The N data bits in each of the bit positions of the N data words are interleaved in corresponding column mux sets. Alternating odd and even bits between sub-banks reduces multi-bit soft errors. Est divulguée une matrice de mémoire permettant de stocker des bits de données impairs et pairs de mots de données dans des sous-banques alternées afin de réduire le taux d'erreur multi-bits. La matrice de mémoire alterne des bits de données impairs d'une première pluralité de mots de données dans des colonnes consécutives d'une première sous-banque de première et seconde banques de mémoire et des bits de données pairs de la première pluralité de mots de données dans des colonnes consécutives d'une seconde sous-banque des première et seconde banques de mémoire. Par exemple, les bits les plus bas de chacun de N mots de données sont stockés dans N premières colonnes consécutives d'une première sous-banque. Les seconds bits des N mots de données sont stockés dans les N colonnes consécutives suivantes d'une seconde sous-banque. Les N bits de données dans chacune des positions de bits des N mots de données sont entrelacés dans des ensembles de multiplexeurs de colonne correspondants. Des bits impairs et pairs alternés entre des sous-banques réduisent les erreurs logicielles multi-bits.