SEMICONDUCTOR ELEMENT, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT

A semiconductor element comprising a PN diode region (2), a Schottky barrier diode region (3), and a trench region (4). The PN diode region (2) is the highest in an up-down direction corresponding to a stacking direction, and includes an edge PN diode region (2A) and a central PN diode region (2C). The edge PN diode region (2A) is positioned at the periphery of the semiconductor element (1). The central PN diode region (2C) is disposed alternately with the Schottky barrier diode region (3) in one direction orthogonal to the stacking direction, and is disposed alternately with the trench region (4) in a direction orthogonal to both the stacking direction and the one direction. The Schottky barrier diode region (3) is disposed alternately with the trench region (4) in the direction orthogonal to both the stacking direction and the one direction. The trench region (4) is disposed continuously from one edge PN diode region (2A) to the other edge PN diode region (2A) in the one direction. L'invention concerne un élément semi-conducteur comprenant une région de diode PN (2), une région de diode à barrière de Schottky (3) et une région de tranchée (4). La région de diode PN (2) est la plus haute dans une direction haut-bas correspondant à une direction d'empilement, et comprend une région de diode PN de bord (2A) et une région de diode PN centrale (2C). La région de diode PN de bord (2A) est positionnée à la périphérie de l'élément semi-conducteur (1). La région de diode PN centrale (2C) est disposée en alternance avec la région de diode à barrière de Schottky (3) dans une direction orthogonale à la direction d'empilement, et est disposée en alternance avec la région de tranchée (4) dans une direction orthogonale à la fois à la direction d'empilement et à la direction. La région de diode à barrière de Schottky (3) est disposée en alternance avec la région de tranchée (4) dans la direction orthogonale à la fois à la direction d'empilement et à la direction. La région de tranchée (4) est disposée en continu d'une région de diode PN de bord (2A) à l'autre région de diode PN de bord (2A) dans la direction. ＰＮダイオード領域（２）とショットキーバリアダイオード領域（３）とトレンチ領域（４）とを有する半導体素子であって、ＰＮダイオード領域（２）は、積層方向を上下方向としたとき、高さが最も高く、端部ＰＮダイオード領域（２Ａ）と、中央ＰＮダイオード領域（２Ｃ）とを有し、端部ＰＮダイオード領域（２Ａ）は、半導体素子（１）の周縁部に位置し、中央ＰＮダイオード領域（２Ｃ）は、積層方向と直交する一方向において、ショットキーバリアダイオード領域（３）と交互に配置され、積層方向と一方向の両方と直交する方向において、トレンチ領域（４）と交互に配置され、ショットキーバリアダイオード領域（３）は、積層方向と一方向の両方に直交する方向において、トレンチ領域（４）と交互に配置され、トレンチ領域（４）は、一方向において、一方の端部ＰＮダイオード領域（２Ａ）