EDGE PROTECTION ON SEMICONDUCTOR SUBSTRATES

Exemplary methods of processing a semiconductor substrate may include forming a layer of dielectric material on the semiconductor substrate. The methods may include performing an edge exclusion removal of the layer of dielectric material. The methods may include forming a mask material on the semico...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SHERWOOD, Tyler, AHN, Ki Cheol, CHEN, Xing, KRISHNAN, Siddarth, SALFELDER, Joseph F, YU, Lan, NOURBAKHSH, Amirhasan, FRONCKOWIAK, Michael Jason
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator SHERWOOD, Tyler
AHN, Ki Cheol
CHEN, Xing
KRISHNAN, Siddarth
SALFELDER, Joseph F
YU, Lan
NOURBAKHSH, Amirhasan
FRONCKOWIAK, Michael Jason
description Exemplary methods of processing a semiconductor substrate may include forming a layer of dielectric material on the semiconductor substrate. The methods may include performing an edge exclusion removal of the layer of dielectric material. The methods may include forming a mask material on the semiconductor substrate. The mask material may contact the dielectric material at an edge region of the semiconductor substrate. The methods may include patterning an opening in the mask material overlying a first surface of the semiconductor substrate. The methods may include etching one or more trenches through the semiconductor substrate. Des procédés donnés à titre d'exemple de traitement d'un substrat semi-conducteur peuvent comprendre la formation d'une couche de matériau diélectrique sur le substrat semi-conducteur. Les procédés peuvent comprendre la réalisation d'une élimination par exclusion de périphérique de la couche de matériau diélectrique. Les procédés peuvent comprendre la formation d'un matériau de masque sur le substrat semi-conducteur. Le matériau de masque peut entrer en contact avec le matériau diélectrique au niveau d'une région de périphérique du substrat semi-conducteur. Les procédés peuvent comprendre la formation d'un motif d'ouverture dans le matériau de masque recouvrant une première surface du substrat semi-conducteur. Les procédés peuvent comprendre la gravure d'une ou de plusieurs tranchées à travers le substrat semi-conducteur.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2022203913A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2022203913A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2022203913A13</originalsourceid><addsrcrecordid>eNrjZNB2dXF3VQgI8g9xdQ7x9PdTAKJgV19PZ38_l1DnEP8gheBQp-CQIMcQ12AeBta0xJziVF4ozc2g7OYa4uyhm1qQH59aXJCYnJqXWhIf7m9kYGRkZGBsaWjsaGhMnCoAJqkmGg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>EDGE PROTECTION ON SEMICONDUCTOR SUBSTRATES</title><source>esp@cenet</source><creator>SHERWOOD, Tyler ; AHN, Ki Cheol ; CHEN, Xing ; KRISHNAN, Siddarth ; SALFELDER, Joseph F ; YU, Lan ; NOURBAKHSH, Amirhasan ; FRONCKOWIAK, Michael Jason</creator><creatorcontrib>SHERWOOD, Tyler ; AHN, Ki Cheol ; CHEN, Xing ; KRISHNAN, Siddarth ; SALFELDER, Joseph F ; YU, Lan ; NOURBAKHSH, Amirhasan ; FRONCKOWIAK, Michael Jason</creatorcontrib><description>Exemplary methods of processing a semiconductor substrate may include forming a layer of dielectric material on the semiconductor substrate. The methods may include performing an edge exclusion removal of the layer of dielectric material. The methods may include forming a mask material on the semiconductor substrate. The mask material may contact the dielectric material at an edge region of the semiconductor substrate. The methods may include patterning an opening in the mask material overlying a first surface of the semiconductor substrate. The methods may include etching one or more trenches through the semiconductor substrate. Des procédés donnés à titre d'exemple de traitement d'un substrat semi-conducteur peuvent comprendre la formation d'une couche de matériau diélectrique sur le substrat semi-conducteur. Les procédés peuvent comprendre la réalisation d'une élimination par exclusion de périphérique de la couche de matériau diélectrique. Les procédés peuvent comprendre la formation d'un matériau de masque sur le substrat semi-conducteur. Le matériau de masque peut entrer en contact avec le matériau diélectrique au niveau d'une région de périphérique du substrat semi-conducteur. Les procédés peuvent comprendre la formation d'un motif d'ouverture dans le matériau de masque recouvrant une première surface du substrat semi-conducteur. Les procédés peuvent comprendre la gravure d'une ou de plusieurs tranchées à travers le substrat semi-conducteur.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220929&amp;DB=EPODOC&amp;CC=WO&amp;NR=2022203913A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76294</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220929&amp;DB=EPODOC&amp;CC=WO&amp;NR=2022203913A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SHERWOOD, Tyler</creatorcontrib><creatorcontrib>AHN, Ki Cheol</creatorcontrib><creatorcontrib>CHEN, Xing</creatorcontrib><creatorcontrib>KRISHNAN, Siddarth</creatorcontrib><creatorcontrib>SALFELDER, Joseph F</creatorcontrib><creatorcontrib>YU, Lan</creatorcontrib><creatorcontrib>NOURBAKHSH, Amirhasan</creatorcontrib><creatorcontrib>FRONCKOWIAK, Michael Jason</creatorcontrib><title>EDGE PROTECTION ON SEMICONDUCTOR SUBSTRATES</title><description>Exemplary methods of processing a semiconductor substrate may include forming a layer of dielectric material on the semiconductor substrate. The methods may include performing an edge exclusion removal of the layer of dielectric material. The methods may include forming a mask material on the semiconductor substrate. The mask material may contact the dielectric material at an edge region of the semiconductor substrate. The methods may include patterning an opening in the mask material overlying a first surface of the semiconductor substrate. The methods may include etching one or more trenches through the semiconductor substrate. Des procédés donnés à titre d'exemple de traitement d'un substrat semi-conducteur peuvent comprendre la formation d'une couche de matériau diélectrique sur le substrat semi-conducteur. Les procédés peuvent comprendre la réalisation d'une élimination par exclusion de périphérique de la couche de matériau diélectrique. Les procédés peuvent comprendre la formation d'un matériau de masque sur le substrat semi-conducteur. Le matériau de masque peut entrer en contact avec le matériau diélectrique au niveau d'une région de périphérique du substrat semi-conducteur. Les procédés peuvent comprendre la formation d'un motif d'ouverture dans le matériau de masque recouvrant une première surface du substrat semi-conducteur. Les procédés peuvent comprendre la gravure d'une ou de plusieurs tranchées à travers le substrat semi-conducteur.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNB2dXF3VQgI8g9xdQ7x9PdTAKJgV19PZ38_l1DnEP8gheBQp-CQIMcQ12AeBta0xJziVF4ozc2g7OYa4uyhm1qQH59aXJCYnJqXWhIf7m9kYGRkZGBsaWjsaGhMnCoAJqkmGg</recordid><startdate>20220929</startdate><enddate>20220929</enddate><creator>SHERWOOD, Tyler</creator><creator>AHN, Ki Cheol</creator><creator>CHEN, Xing</creator><creator>KRISHNAN, Siddarth</creator><creator>SALFELDER, Joseph F</creator><creator>YU, Lan</creator><creator>NOURBAKHSH, Amirhasan</creator><creator>FRONCKOWIAK, Michael Jason</creator><scope>EVB</scope></search><sort><creationdate>20220929</creationdate><title>EDGE PROTECTION ON SEMICONDUCTOR SUBSTRATES</title><author>SHERWOOD, Tyler ; AHN, Ki Cheol ; CHEN, Xing ; KRISHNAN, Siddarth ; SALFELDER, Joseph F ; YU, Lan ; NOURBAKHSH, Amirhasan ; FRONCKOWIAK, Michael Jason</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2022203913A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2022</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>SHERWOOD, Tyler</creatorcontrib><creatorcontrib>AHN, Ki Cheol</creatorcontrib><creatorcontrib>CHEN, Xing</creatorcontrib><creatorcontrib>KRISHNAN, Siddarth</creatorcontrib><creatorcontrib>SALFELDER, Joseph F</creatorcontrib><creatorcontrib>YU, Lan</creatorcontrib><creatorcontrib>NOURBAKHSH, Amirhasan</creatorcontrib><creatorcontrib>FRONCKOWIAK, Michael Jason</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SHERWOOD, Tyler</au><au>AHN, Ki Cheol</au><au>CHEN, Xing</au><au>KRISHNAN, Siddarth</au><au>SALFELDER, Joseph F</au><au>YU, Lan</au><au>NOURBAKHSH, Amirhasan</au><au>FRONCKOWIAK, Michael Jason</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>EDGE PROTECTION ON SEMICONDUCTOR SUBSTRATES</title><date>2022-09-29</date><risdate>2022</risdate><abstract>Exemplary methods of processing a semiconductor substrate may include forming a layer of dielectric material on the semiconductor substrate. The methods may include performing an edge exclusion removal of the layer of dielectric material. The methods may include forming a mask material on the semiconductor substrate. The mask material may contact the dielectric material at an edge region of the semiconductor substrate. The methods may include patterning an opening in the mask material overlying a first surface of the semiconductor substrate. The methods may include etching one or more trenches through the semiconductor substrate. Des procédés donnés à titre d'exemple de traitement d'un substrat semi-conducteur peuvent comprendre la formation d'une couche de matériau diélectrique sur le substrat semi-conducteur. Les procédés peuvent comprendre la réalisation d'une élimination par exclusion de périphérique de la couche de matériau diélectrique. Les procédés peuvent comprendre la formation d'un matériau de masque sur le substrat semi-conducteur. Le matériau de masque peut entrer en contact avec le matériau diélectrique au niveau d'une région de périphérique du substrat semi-conducteur. Les procédés peuvent comprendre la formation d'un motif d'ouverture dans le matériau de masque recouvrant une première surface du substrat semi-conducteur. Les procédés peuvent comprendre la gravure d'une ou de plusieurs tranchées à travers le substrat semi-conducteur.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2022203913A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title EDGE PROTECTION ON SEMICONDUCTOR SUBSTRATES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-23T10%3A02%3A46IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SHERWOOD,%20Tyler&rft.date=2022-09-29&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2022203913A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true