MEMORY DEVICE AND ERASE OPERATION THEREOF

In certain aspects, a memory device includes an array of memory cells including a plurality of rows of memory cells, a plurality of word lines respectively coupled to the plurality of rows of memory cells, and a peripheral circuit coupled to the plurality of word lines and configured to perform an erase operation on a selected row of memory cells of the plurality of rows of memory cells. The selected row of memory cells is coupled to a selected word line. To perform the erase operation, the peripheral circuit is configured to discharge an unselected word line coupled to an unselected row of memory cells of the plurality of rows of memory cells from an initial voltage to a discharge voltage in a first time period, and float the unselected word line in a second time period after the first time period. Dans certains aspects, un dispositif de mémoire comprend un réseau de cellules de mémoire comprenant une pluralité de rangées de cellules de mémoire, une pluralité de lignes de mots respectivement couplées à la pluralité de rangées de cellules de mémoire, et un circuit périphérique couplé à la pluralité de lignes de mots et configuré pour effectuer une opération d'effacement sur une rangée sélectionnée de cellules de mémoire de la pluralité de rangées de cellules de mémoire. La rangée sélectionnée de cellules de mémoire est couplée à une ligne de mots sélectionnée. Pour effectuer l'opération d'effacement, le circuit périphérique est configuré pour décharger une ligne de mots non sélectionnée couplée à une rangée non sélectionnée de cellules de mémoire de la pluralité de rangées de cellules de mémoire d'une tension initiale à une tension de décharge dans une première période de temps, et faire flotter la ligne de mots non sélectionnée dans une seconde période de temps après la première période de temps.