PERFORMING SPECULATIVE ADDRESS TRANSLATION IN PROCESSOR-BASED DEVICES

Performing speculative address translation in processor-based devices is disclosed herein. In one exemplary embodiment, a processor-based device provides a processing element (PE) that defines a speculative translation instruction such as an enqueue instruction for offloading operations to a peripheral device. The speculative translation instruction references a plurality of bytes including one or more virtual memory addresses. After receiving the speculative translation instruction, an instruction decode stage of an execution pipeline circuit of the PE transmits a request for address translation of the virtual memory address to a memory management unit (MMU) of the PE. The MMU then performs speculative address translation of the virtual memory address into a corresponding translated memory address. In some embodiments, any address translation errors encountered are raised to an appropriate exception level, and may be raised synchronously or asynchronously with respect to an operation performed when the speculative translation instruction is executed. Est divulgué ici la réalisation d'une traduction d'adresse spéculative dans des dispositifs basés sur processeur. Dans un mode de réalisation donné à titre d'exemple, un dispositif basé sur processeur fournit un élément de traitement (PE) qui définit une instruction de traduction spéculative telle qu'une instruction de file d'attente pour des opérations de déchargement à un dispositif périphérique. L'instruction de traduction spéculative référence une pluralité d'octets comprenant une ou plusieurs adresses de mémoire virtuelle. Après réception de l'instruction de traduction spéculative, un étage de décodage d'instruction d'un circuit de pipeline d'exécution du PE transmet une demande de traduction d'adresse de l'adresse de mémoire virtuelle à une unité de gestion de mémoire (MMU) du PE. La MMU effectue ensuite une traduction d'adresse spéculative de l'adresse de mémoire virtuelle en une adresse de mémoire traduite correspondante. Dans certains modes de réalisation, toute erreur de traduction d'adresse rencontrée est signalée à un niveau d'exception approprié, et peut être signalée de manière synchrone ou asynchrone par rapport à une opération effectuée lorsque l'instruction de traduction spéculative est exécutée.