PROTECTION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

A first gate drive unit 4, if a voltage VDD at a power supply terminal TP is higher than a voltage VSS at a ground terminal TG, outputs a first drive voltage Vd1 for turning on a first transistor M1, the first drive voltage Vd1 being higher than the voltage VSS at the ground terminal TG. A second ga...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SASAI Kiyoshi, ASAO Akira
Format: Patent
Sprache:eng ; fre ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator SASAI Kiyoshi
ASAO Akira
description A first gate drive unit 4, if a voltage VDD at a power supply terminal TP is higher than a voltage VSS at a ground terminal TG, outputs a first drive voltage Vd1 for turning on a first transistor M1, the first drive voltage Vd1 being higher than the voltage VSS at the ground terminal TG. A second gate drive unit 5, if the voltage VDD at the power supply terminal TP is lower than the voltage VSS at the ground terminal TG, outputs a second drive voltage Vd2 for turning on a second transistor M2, the second drive voltage Vd2 being higher than the voltage VDD at the power supply terminal TP. La présente divulgation concerne une première unité d'attaque de grille 4 qui, si une tension VDD à une borne d'alimentation TP est supérieure à une tension VSS à une borne de masse TG, délivre une première tension d'attaque Vd1 pour allumer un premier transistor M1, la première tension d'attaque Vd1 étant supérieure à la tension VSS à la borne de masse TG. Une deuxième unité d'attaque de grille 5 qui, si la tension VDD à la borne d'alimentation TP est inférieure à la tension VSS à la borne de masse TG, délivre une deuxième tension d'attaque Vd2 pour allumer un deuxième transistor M2, la deuxième tension d'attaque Vd2 étant supérieure à la tension VDD à la borne d'alimentation TP. 第1ゲート駆動部4は、電源端子TPの電圧VDDがグランド端子TGの電圧VSSに比べて高い場合、第1トランジスタM1をオンさせる第1駆動電圧Vd1であって、グランド端子TGの電圧VSSより高い第1駆動電圧Vd1を出力する。第2ゲート駆動部5は、電源端子TPの電圧VDDがグランド端子TGの電圧VSS比べて低い場合、第2トランジスタM2をオンさせる第2駆動電圧Vd2であって、電源端子TPの電圧VDDに比べて高い第2駆動電圧Vd2を出力する。
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2022168414A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2022168414A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2022168414A13</originalsourceid><addsrcrecordid>eNrjZLALCPIPcXUO8fT3U3D2DHIO9QxRcPRzUQh29fV09vdzCXUO8Q9S8PQLcXUPcgxxdYErcnEN83R25WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8eH-RgZGRoZmFiaGJo6GxsSpAgAleitH</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>PROTECTION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE</title><source>esp@cenet</source><creator>SASAI Kiyoshi ; ASAO Akira</creator><creatorcontrib>SASAI Kiyoshi ; ASAO Akira</creatorcontrib><description>A first gate drive unit 4, if a voltage VDD at a power supply terminal TP is higher than a voltage VSS at a ground terminal TG, outputs a first drive voltage Vd1 for turning on a first transistor M1, the first drive voltage Vd1 being higher than the voltage VSS at the ground terminal TG. A second gate drive unit 5, if the voltage VDD at the power supply terminal TP is lower than the voltage VSS at the ground terminal TG, outputs a second drive voltage Vd2 for turning on a second transistor M2, the second drive voltage Vd2 being higher than the voltage VDD at the power supply terminal TP. La présente divulgation concerne une première unité d'attaque de grille 4 qui, si une tension VDD à une borne d'alimentation TP est supérieure à une tension VSS à une borne de masse TG, délivre une première tension d'attaque Vd1 pour allumer un premier transistor M1, la première tension d'attaque Vd1 étant supérieure à la tension VSS à la borne de masse TG. Une deuxième unité d'attaque de grille 5 qui, si la tension VDD à la borne d'alimentation TP est inférieure à la tension VSS à la borne de masse TG, délivre une deuxième tension d'attaque Vd2 pour allumer un deuxième transistor M2, la deuxième tension d'attaque Vd2 étant supérieure à la tension VDD à la borne d'alimentation TP. 第1ゲート駆動部4は、電源端子TPの電圧VDDがグランド端子TGの電圧VSSに比べて高い場合、第1トランジスタM1をオンさせる第1駆動電圧Vd1であって、グランド端子TGの電圧VSSより高い第1駆動電圧Vd1を出力する。第2ゲート駆動部5は、電源端子TPの電圧VDDがグランド端子TGの電圧VSS比べて低い場合、第2トランジスタM2をオンさせる第2駆動電圧Vd2であって、電源端子TPの電圧VDDに比べて高い第2駆動電圧Vd2を出力する。</description><language>eng ; fre ; jpn</language><subject>BASIC ELECTRIC ELEMENTS ; BASIC ELECTRONIC CIRCUITRY ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; PULSE TECHNIQUE ; SEMICONDUCTOR DEVICES</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220811&amp;DB=EPODOC&amp;CC=WO&amp;NR=2022168414A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220811&amp;DB=EPODOC&amp;CC=WO&amp;NR=2022168414A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SASAI Kiyoshi</creatorcontrib><creatorcontrib>ASAO Akira</creatorcontrib><title>PROTECTION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE</title><description>A first gate drive unit 4, if a voltage VDD at a power supply terminal TP is higher than a voltage VSS at a ground terminal TG, outputs a first drive voltage Vd1 for turning on a first transistor M1, the first drive voltage Vd1 being higher than the voltage VSS at the ground terminal TG. A second gate drive unit 5, if the voltage VDD at the power supply terminal TP is lower than the voltage VSS at the ground terminal TG, outputs a second drive voltage Vd2 for turning on a second transistor M2, the second drive voltage Vd2 being higher than the voltage VDD at the power supply terminal TP. La présente divulgation concerne une première unité d'attaque de grille 4 qui, si une tension VDD à une borne d'alimentation TP est supérieure à une tension VSS à une borne de masse TG, délivre une première tension d'attaque Vd1 pour allumer un premier transistor M1, la première tension d'attaque Vd1 étant supérieure à la tension VSS à la borne de masse TG. Une deuxième unité d'attaque de grille 5 qui, si la tension VDD à la borne d'alimentation TP est inférieure à la tension VSS à la borne de masse TG, délivre une deuxième tension d'attaque Vd2 pour allumer un deuxième transistor M2, la deuxième tension d'attaque Vd2 étant supérieure à la tension VDD à la borne d'alimentation TP. 第1ゲート駆動部4は、電源端子TPの電圧VDDがグランド端子TGの電圧VSSに比べて高い場合、第1トランジスタM1をオンさせる第1駆動電圧Vd1であって、グランド端子TGの電圧VSSより高い第1駆動電圧Vd1を出力する。第2ゲート駆動部5は、電源端子TPの電圧VDDがグランド端子TGの電圧VSS比べて低い場合、第2トランジスタM2をオンさせる第2駆動電圧Vd2であって、電源端子TPの電圧VDDに比べて高い第2駆動電圧Vd2を出力する。</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>PULSE TECHNIQUE</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLALCPIPcXUO8fT3U3D2DHIO9QxRcPRzUQh29fV09vdzCXUO8Q9S8PQLcXUPcgxxdYErcnEN83R25WFgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8eH-RgZGRoZmFiaGJo6GxsSpAgAleitH</recordid><startdate>20220811</startdate><enddate>20220811</enddate><creator>SASAI Kiyoshi</creator><creator>ASAO Akira</creator><scope>EVB</scope></search><sort><creationdate>20220811</creationdate><title>PROTECTION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE</title><author>SASAI Kiyoshi ; ASAO Akira</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2022168414A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; jpn</language><creationdate>2022</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>PULSE TECHNIQUE</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>SASAI Kiyoshi</creatorcontrib><creatorcontrib>ASAO Akira</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SASAI Kiyoshi</au><au>ASAO Akira</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>PROTECTION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE</title><date>2022-08-11</date><risdate>2022</risdate><abstract>A first gate drive unit 4, if a voltage VDD at a power supply terminal TP is higher than a voltage VSS at a ground terminal TG, outputs a first drive voltage Vd1 for turning on a first transistor M1, the first drive voltage Vd1 being higher than the voltage VSS at the ground terminal TG. A second gate drive unit 5, if the voltage VDD at the power supply terminal TP is lower than the voltage VSS at the ground terminal TG, outputs a second drive voltage Vd2 for turning on a second transistor M2, the second drive voltage Vd2 being higher than the voltage VDD at the power supply terminal TP. La présente divulgation concerne une première unité d'attaque de grille 4 qui, si une tension VDD à une borne d'alimentation TP est supérieure à une tension VSS à une borne de masse TG, délivre une première tension d'attaque Vd1 pour allumer un premier transistor M1, la première tension d'attaque Vd1 étant supérieure à la tension VSS à la borne de masse TG. Une deuxième unité d'attaque de grille 5 qui, si la tension VDD à la borne d'alimentation TP est inférieure à la tension VSS à la borne de masse TG, délivre une deuxième tension d'attaque Vd2 pour allumer un deuxième transistor M2, la deuxième tension d'attaque Vd2 étant supérieure à la tension VDD à la borne d'alimentation TP. 第1ゲート駆動部4は、電源端子TPの電圧VDDがグランド端子TGの電圧VSSに比べて高い場合、第1トランジスタM1をオンさせる第1駆動電圧Vd1であって、グランド端子TGの電圧VSSより高い第1駆動電圧Vd1を出力する。第2ゲート駆動部5は、電源端子TPの電圧VDDがグランド端子TGの電圧VSS比べて低い場合、第2トランジスタM2をオンさせる第2駆動電圧Vd2であって、電源端子TPの電圧VDDに比べて高い第2駆動電圧Vd2を出力する。</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre ; jpn
recordid cdi_epo_espacenet_WO2022168414A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
BASIC ELECTRONIC CIRCUITRY
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
PULSE TECHNIQUE
SEMICONDUCTOR DEVICES
title PROTECTION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-27T08%3A13%3A36IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SASAI%20Kiyoshi&rft.date=2022-08-11&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2022168414A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true