ELECTRONIC CONTROL DEVICE AND METHOD FOR DIAGNOSING VEHICLE-MOUNTED DEVICE

Provided is a highly reliable, FPGA-mounted electronic control device in which FPGA random test times can be shortened and an error location can be easily identified. The present invention is provided with a pseudo-random number generator and a seed-value modification timing generator, and is charac...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KOIKE Takahiro, ARATA Atsushi
Format: Patent
Sprache:eng ; fre ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Provided is a highly reliable, FPGA-mounted electronic control device in which FPGA random test times can be shortened and an error location can be easily identified. The present invention is provided with a pseudo-random number generator and a seed-value modification timing generator, and is characterized in that the seed-value modification timing generator has a counter circuit for counting the number of test steps and a seed-value storage unit for storing count values of the counter circuit and seed values with which rewriting by the pseudo-random number generator is carried out. L'invention concerne un dispositif de commande électronique monté sur une matrice prédiffusée programmable par l'utilisateur (FPGA) très fiable dans lequel des temps de test aléatoires de FPGA peuvent être raccourcis et un emplacement d'erreur peut être facilement identifié. La présente invention est pourvue d'un générateur de nombres pseudo-aléatoires et d'un générateur de synchronisation de modification de valeur de germe, et est caractérisée en ce que le générateur de synchronisation de modification de valeur de germe présente un circuit de comptage permettant de compter le nombre d'étapes de test et une unité de stockage de valeur de germe permettant de stocker des valeurs de comptage du circuit de comptage et des valeurs de germe avec lesquelles est réalisée la réécriture par le générateur de nombres pseudo-aléatoires. FPGAを搭載する電子制御装置において、FPGAのランダムテストの時間短縮が可能であるとともに、エラー箇所の特定が容易な信頼性の高い電子制御装置を提供する。疑似乱数生成器と、シード値変更タイミング生成器と、を備え、前記シード値変更タイミング生成器は、テストステップ数をカウントするカウンタ回路と、前記カウンタ回路のカウント値と前記疑似乱数生成器の書き換えを行うシード値を格納したシード値格納部と、を有することを特徴とする。