DISTRIBUTED COMPACTION OF LOGICAL STATES TO REDUCE PROGRAM TIME

A memory device includes a memory array of memory cells and control logic, operatively coupled with the memory array. The control logic is to perform operations, which include causing the memory cells to be programmed with an initial voltage distribution representing multiple logical states; causing the memory cells to be programmed with a subsequent voltage distribution representing a subset of the multiple logical states at a higher voltage than that of the initial voltage distribution, wherein the subset of the multiple logical states is compacted above a program verify voltage level for the subsequent voltage distribution; and causing a first program verify operation of the subsequent voltage distribution to be performed on the memory cells to verify one or more voltage levels of the subsequent voltage distribution. Dispositif de mémoire comprenant un réseau de cellules de mémoire et une logique de commande, fonctionnellement couplée au réseau de mémoire. La logique de commande doit effectuer des opérations, qui comprennent le fait d'amener les cellules de mémoire à être programmées avec une distribution de tension initiale représentant de multiples états logiques ; le fait d'amener les cellules de mémoire à être programmées avec une distribution de tension ultérieure représentant un sous-ensemble des multiples états logiques à une tension supérieure à celle de la distribution de tension initiale, le sous-ensemble des multiples états logiques étant compacté au-dessus d'un niveau de tension de vérification de programme pour la distribution de tension ultérieure ; et le fait d'amener une première opération de vérification de programme de la distribution de tension ultérieure à être effectuée sur les cellules de mémoire afin de vérifier un ou plusieurs niveaux de tension de la distribution de tension ultérieure.