SYSTEMS, APPARATUS, AND METHODS FOR REORDERING IMAGE DATA

Described examples relate to an apparatus for rearranging or reordering image data of a stream. The apparatus may include control circuitry coupled to a memory array, The control circuitry may be configured to receive the image data of the stream that includes a first image comprising first data ele...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: KAPSENBERG, Pieter
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Described examples relate to an apparatus for rearranging or reordering image data of a stream. The apparatus may include control circuitry coupled to a memory array, The control circuitry may be configured to receive the image data of the stream that includes a first image comprising first data elements organized in a row-wise format or a column-wise format and a second image comprising second data elements organized in a row-wise format or a column-wise format. The control circuitry may also be configured to write the first data elements to the memory array in a first order according to a first addressing sequence, read the first data elements from tire memory array in a second order according to a second addressing sequence, and write the second data elements in the memory' array according to the second addressing sequence. Les exemples décrits concernent un appareil pour réarranger ou réordonner les données d'images d'un flux. L'appareil peut comprendre un circuit de commande couplé à un réseau de mémoire, le circuit de commande peut être configuré pour recevoir les données d'images du flux qui comprend une première image comprenant des premiers éléments de données organisés dans un format de rangée ou un format de colonne et une seconde image comprenant des seconds éléments de données organisés dans un format de rangée ou un format de colonne. Le circuit de commande peut également être configuré pour écrire les premiers éléments de données dans la matrice de mémoire dans un premier ordre selon une première séquence d'adressage, lire les premiers éléments de données de la matrice de mémoire dans un second ordre selon une seconde séquence d'adressage, et écrire les seconds éléments de données dans la matrice de mémoire selon la seconde séquence d'adressage.