SYSTOLIC ARRAY CELLS WITH MULTIPLE ACCUMULATORS

This specification describes systolic arrays of hardware processing units. In one aspect, a matrix computation unit includes multiple cells arranged in a systolic array. Each cell includes multiplication circuitry configured to determine a product of elements or submatrices of input matrices, summation circuitry configured to determine a sum of an input accumulated value and the product output by the multiplication circuitry, multiple accumulators connected to an output of the summation circuitry, and a controller circuit configured to select, from the accumulators, a given accumulator to receive the sum output by the summation circuitry. La présente spécification décrit des réseaux systoliques d'unités de traitement de matériel. Selon un aspect, une unité de calcul de matrice comprend de multiples cellules disposées dans un réseau systolique. Chaque cellule comprend un circuit de multiplication configuré pour déterminer un produit d'éléments ou de sous-matrices de matrices d'entrée, un circuit de sommation configuré pour déterminer une somme d'une valeur accumulée d'entrée et du produit délivré par le circuit de multiplication, de multiples accumulateurs connectés à une sortie du circuit de sommation, et un circuit de commande configuré pour sélectionner, à partir des accumulateurs, un accumulateur donné pour recevoir la somme délivrée par le circuit de sommation.