LOW-RESISTANCE COMPONENT, CIRCUIT BOARD, AND MANUFACTURING METHOD

The present disclosure addresses the problem of suppressing an increase in the size of a printed board. A low-resistance component (1) according to the present disclosure is configured so as to be joinable to a conductor pattern (3) formed on a printed board (2). The low-resistance component (1) com...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SAKAGUCHI, Masaru, NAKAYAMA, Shogo
Format: Patent
Sprache:eng ; fre ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The present disclosure addresses the problem of suppressing an increase in the size of a printed board. A low-resistance component (1) according to the present disclosure is configured so as to be joinable to a conductor pattern (3) formed on a printed board (2). The low-resistance component (1) comprises a substrate (11) formed in a block shape and having conductivity, and a plating layer (12) containing Sn. The plating layer (12) is provided to at least a first surface (111) of the substrate (11) facing the conductor pattern (3). La présente divulgation aborde le problème de suppression d'une augmentation de la taille d'une carte imprimée. Un composant à faible résistance (1) selon la présente divulgation est configuré de façon à être relié à un motif conducteur (3) formé sur une carte imprimée (2). Le composant à faible résistance (1) comprend un substrat (11) formé sous une forme de bloc et ayant une conductivité, et une couche de placage (12) contenant du Sn. La couche de placage (12) est disposée sur au moins une première surface (111) du substrat (11) faisant face au motif conducteur (3). 本開示の課題は、プリント基板の大型化の抑制を図ることである。本開示に係る低抵抗部品(1)は、プリント基板(2)に形成される導体パターン(3)上に接合可能に構成される。低抵抗部品(1)は、ブロック状に形成されて導電性を有する基体(11)と、Snを含むメッキ層(12)と、を備える。メッキ層(12)は、基体(11)の、少なくとも導体パターン(3)と対向する第1面(111)に設けられている。