LATCH-BASED LEVEL SHIFTER CIRCUIT WITH SELF-BIASING

Examples described herein generally relate to integrated circuits that include a latch-based level shifter circuit with self-biasing. In an example, an integrated circuit includes first and second latches and an output stage circuit. Each of the first and second latches includes a bias circuit electrically connected to a respective latch node and configured to provide a bias voltage at the respective latch node, which is electrically coupled to a signal input node. The output stage circuit has first and second input nodes electrically connected to first and second output nodes of the first and second latches, respectively, and a third output node. The output stage circuit is configured to responsively pull up and pull down a voltage of the third output node in response to respective voltages of the first and second input nodes. La présente invention concerne généralement, selon certains exemples, des circuits intégrés qui comprennent un circuit de décalage de niveau à base de verrou avec auto-polarisation. Dans un exemple, un circuit intégré comprend des premier et deuxième verrous et un circuit d'étage de sortie. Chacun des premier et deuxième verrous comprend un circuit de polarisation électriquement connecté à un nœud de verrouillage respectif et configuré pour fournir une tension de polarisation au niveau du nœud de verrouillage respectif, qui est électriquement couplé à un nœud d'entrée de signal. Le circuit d'étage de sortie comprend des premier et deuxième nœuds d'entrée connectés électriquement à des premier et deuxième nœuds de sortie des premier et deuxième verrous, respectivement, et un troisième nœud de sortie. Le circuit d'étage de sortie est configuré pour tirer vers le haut et vers le bas en réponse une tension du troisième nœud de sortie en réponse à des tensions respectives des premier et deuxième nœuds d'entrée.