CHARGE DEMULTIPLEXING HIGH-SPEED CMOS TIME DELAY AND INTEGRATION IMAGING

Provided are apparatus, methods and techniques to perform a readout of a plurality (N) of Time Delay and Integration (TDI) pixel registers to receive respective signal charges at a plurality (N) of sense nodes (SNs). The readout uses a plurality (N) of charge steering (CST) gates to steer and demultiplex respective charges from respective pixel registers to corresponding SNs. Output is provided from the SNs for producing respective digital values (e.g. through parallel conversion using ADCs). In an embodiment, charges are transferred vertically to the CSTs for demultiplexing horizontally to the SNs. The CSTs may be configured in a multi-stage configuration to assist with good charge transfer. The CSTs may be associated with a barrier implant to assist with proper charge steering. L'invention concerne des appareils, des procédés et des techniques pour effectuer une lecture d'une pluralité (N) de registres de pixels à retard temporel et intégration (TDI) pour recevoir des charges de signal respectives au niveau d'une pluralité (N) de nœuds de détection (SN). La lecture utilise une pluralité (N) de portes de direction de charge (CST) pour diriger et démultiplexer des charges respectives provenant de registres de pixels respectifs vers des SN correspondants. La sortie est fournie à partir des SN pour produire des valeurs numériques respectives (par exemple par conversion parallèle utilisant des ADC). Dans un mode de réalisation, des charges sont transférées verticalement aux CST pour démultiplexer horizontalement vers les SN. Les CST peuvent être configurés dans une configuration à étages multiples pour aider à un bon transfert de charge. Les CTE peuvent être associés à un implant barrière pour aider à une orientation de charge appropriée.