SYMBOL AND TIMING RECOVERY APPARATUS AND RELATED METHODS

An example apparatus (102) includes: a feed forward equalizer (FEE) (122) with a FFE output, adder circuitry (124) with a first adder input, a second adder input, and a first adder output, the first adder input coupled to the FFE output, a multiplexer (MUX) (126) with a first MUX input, a second MUX input, and a MUX output, the first MUX input coupled to the first adder output, the second MUX input coupled to the FFE output, a decision feedback equalizer (DFE) (130) with a DFE output coupled to the second adder input, and a timing error detector (TED) (136) with a first TED input coupled to the MUX output. La présente invention concerne un appareil donné à titre d'exemple (102) qui comprend : un égaliseur à action directe (FEE) (122) comportant une sortie de FFE, un ensemble de circuits additionneurs (124) comportant une première entrée d'additionneur, une seconde entrée d'additionneur et une première sortie d'additionneur, la première entrée d'additionneur couplée à la sortie de FFE, un multiplexeur (MUX) (126) comportant une première entrée de MUX, une seconde entrée de MUX et une sortie de MUX, la première entrée de MUX couplée à la première sortie d'additionneur, la seconde entrée de MUX couplée à la sortie de FFE, un égaliseur de rétroaction de décision (DFE) (130) comportant une sortie de DFE couplée à la seconde entrée additionneur et un détecteur d'erreurs de synchronisation (TED) (136) comportant une première entrée TED couplée à la sortie de MUX.