PROCESSOR TO JTAG TEST DATA REGISTER INTERFACE

A method includes disconnecting a data bus connecting a test access port (TAP) controller of an integrated circuit (IC) chip to a plurality of test data registers deployed on the chip, simultaneously supplying test data to multiple test data registers among the plurality of test data registers, and storing test response data, received from the plurality of test data registers and responsive to the test data, in storage registers deployed on the chip. Un procédé consiste à déconnecter un bus de données connectant un contrôleur de port d'accès mis à l'essai (PAT ou TAP) d'une puce de circuit intégré (CI) à une pluralité de registres de données d'essai déployés sur la puce ; à fournir simultanément des données d'essai à de multiples registres de données d'essai parmi la pluralité de registres de données d'essai ; et à mémoriser des données de réponse d'essai, reçues de la pluralité de registres de données d'essai et en réponse aux données d'essai, dans des registres de mémorisation déployés sur la puce.