METHODS FOR FABRICATING SUPERCONDUCTING INTEGRATED CIRCUITS

Methods of forming superconducting integrated circuits are discussed. The method includes depositing a first superconducting metal layer to overlie at least a portion of a substrate, depositing a dielectric layer to cover a first region of the first superconducting metal layer, pattering the dielectric layer to expose at least a portion of the first region of the first superconducting metal layer and form an opening, and depositing a second superconducting metal layer at an ambient temperature that is less than a melting temperature of the second superconducting metal layer such that the second superconducting metal layer fills the opening and conductively contacts the at least a portion of the first region of the first superconducting metal layer. L'invention concerne des procédés de formation de circuits intégrés supraconducteurs. Le procédé comprend le dépôt d'une première couche métallique supraconductrice pour recouvrir au moins une partie d'un substrat, le dépôt d'une couche diélectrique pour recouvrir une première région de la première couche métallique supraconductrice, la formation d'un motif sur la couche diélectrique pour exposer au moins une partie de la première région de la première couche métallique supraconductrice et pour former une ouverture, et le dépôt d'une seconde couche métallique supraconductrice à une température ambiante qui est inférieure à une température de fusion de la seconde couche métallique supraconductrice de sorte que la seconde couche métallique supraconductrice remplisse l'ouverture et entre en contact de manière conductrice avec ladite partie de la première région de la première couche métallique supraconductrice.