SYNCHRONIZATION OF PROCESSING ELEMENTS AND SOFTWARE MANAGED MEMORY HIERARCHY IN A MACHINE LEARNING ACCELERATOR

A method, system, and apparatus are disclosed herein for bridging a deterministic phase of instructions with a non-deterministic phase of instructions when those instructions are executed by a machine learning accelerator while executing a machine learning network. In the non-deterministic phase, data and instructions are transferred from off-chip memory to on-chip memory. When the transfer is complete, processing elements are synchronized and, upon synchronization, a deterministic phase of instructions is executed by the processing elements. L'invention concerne un procédé et un appareil permettant de ponter une phase déterministe d'instructions avec une phase non déterministe d'instructions lorsque ces instructions sont exécutées par un accélérateur d'apprentissage machine tout en exécutant un réseau d'apprentissage machine. Dans la phase non déterministe, des données et des instructions sont transférées d'une mémoire hors puce à une mémoire sur puce. Une fois le transfert terminé, des éléments de traitement sont synchronisés et, lors de la synchronisation, une phase déterministe d'instructions est exécutée par les éléments de traitement.