PROGRAMMABLE CONTROLLER

A method for a controller configured to execute a program comprising a sequence of functions on an accelerator with a pipelined architecture comprising a microcode buffer is disclosed, wherein the controller is programmable with the sequence of functions, wherein each function comprises a sequence of operations, and wherein each operation is represented by a template comprising a sequence of microcode instructions to be executed during a set of clock cycles for utilization of available resources in the accelerator. The method comprises executing (101) a function of the program as a sequence of operations, wherein the sequence of operations is represented by a sequence of templates, determining (102) whether the template is non- colliding with previously inserted templates in the microcode buffer, determining (103) whether data in local memory will be referenced before all previously inserted templates have taken effect, determining (104) whether registers will be referenced before all previously inserted templates in the microcode buffer have taken effect, when it is determined (105) that the template fits, that resources are available, that local data memory accesses will not collide, and that register accesses will not collide: creating (106) a sequence of microcode instructions in the template fulfilling the timing requirements on the fly, and inserting (108) the template into the microcode buffer for execution of the created sequence of microcode instructions in the template. Corresponding computer program product, arrangement, hardware accelerator, and system are also disclosed. L'invention concerne un procédé destiné à un moyen de commande configuré pour exécuter un programme comportant une suite de fonctions sur un accélérateur avec une architecture en pipeline comportant un tampon de microcode, le moyen de commande étant programmable avec la suite de fonctions, chaque fonction comportant une suite d'opérations, et chaque opération étant représentée par un modèle comportant une suite d'instructions de microcode à exécuter pendant un ensemble de cycles d'horloge en vue de l'utilisation de ressources disponibles dans l'accélérateur. Le procédé comporte les étapes consistant à exécuter (101) une fonction du programme comme une suite d'opérations, la suite d'opérations étant représentée par une suite de modèles, à déterminer (102) si le modèle est sans collision avec des modèles insérés précédemment dans le tampon de microcode, à déterminer (103) si don