PARTIAL CORRELATED MULTIPLE SAMPLING SINGLE SLOPE ADC WITH INCREMENT SELECTABLE COUNTER

The present invention provides a Single Slope Analog to Digital converter (SS-ADC). The SS-ADC includes: a comparator, arranged to compare an analog signal with a ramp signal for Analog to Digital (AD) conversion of a reset level and a signal level more than once, respectively, wherein the amplitude of the ramp signal for at least one AD conversion of the signal level except for the last AD conversion of the signal level is smaller than the amplitude of the ramp signal for the last AD conversion of the signal level; a counter, arranged to increase a count value for each clock by an increment until the magnitude of the ramp signal reaches the magnitude of the analog signal; and a controller, arranged to select a factor by which the increment of counter per counter's clock is to be multiplied so as to obtain the count value corresponding to the same number of the AD conversions of the signal level as the number of the AD conversions of the reset level, in the case where the magnitude of the ramp signal for a part of the AD conversions for the signal level does not reach the magnitude of the analog signal. The present invention achieves a reduction of temporal noise without increasing conversion time. La présente invention concerne un convertisseur analogique-numérique à pente unique (SS-ADC). Le SS-ADC comprend : un comparateur, conçu pour comparer un signal analogique avec un signal de rampe pour une conversion analogique-numérique (AD) d'un niveau de réinitialisation et d'un niveau de signal à plusieurs reprises, respectivement, l'amplitude du signal de rampe pour au moins une conversion AD du niveau de signal à l'exception de la dernière conversion AD du niveau de signal étant inférieure à l'amplitude du signal de rampe pour la dernière conversion AD du niveau de signal ; un compteur, conçu pour augmenter une valeur de comptage pour chaque horloge par un incrément jusqu'à ce que l'amplitude du signal de rampe atteigne l'amplitude du signal analogique ; et un système de commande, conçu pour sélectionner un facteur par lequel l'incrément de compteur par horloge de compteur doit être multiplié de manière à obtenir la valeur de comptage correspondant au même nombre de conversions AD du niveau de signal en tant que nombre de conversions AD du niveau de réinitialisation, dans le cas où l'amplitude du signal de rampe pour une partie des conversions AD pour le niveau de signal n'atteint pas l'amplitude du signal analogique. La présente invention permet d'atteindr