ELECTRICAL CIRCUIT DESIGN USING CELLS WITH METAL LINES

A system and method for providing electrical circuit design using cells with metal lines are described herein. According to one embodiment, a method includes instantiating a first parameterized cell (PCELL) into a first region of a row of an electrical circuit design. The first PCELL includes field...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JOHN, Naveen, LEFFERTS, Robert B, CHANDRAMOHAN, Menaka, GOPALAN, Neelakantan, WOON-FAT, Amanada J, ALVES, Luis Jose H
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A system and method for providing electrical circuit design using cells with metal lines are described herein. According to one embodiment, a method includes instantiating a first parameterized cell (PCELL) into a first region of a row of an electrical circuit design. The first PCELL includes field effect transistor (FET) data representing a FEE structure having a horizontal dimension and first metal track data representing a first set of adjustable parallel metal line segments extending along the horizontal dimension of the FET structure. The method also includes instantiating a second PCELL into a second region of the row adjacent to the first region. The second PCELL includes second metal track data representing a second set of adjustable parallel metal line segments. The method further includes connecting the first set of adjustable parallel metal line segments to the second set of adjustable parallel metal line segments and eliminating a connectivity short. Système et procédé pour fournir une conception de circuit électrique à l'aide de cellules avec des lignes métalliques. Selon un mode de réalisation, un procédé comprend l'instanciation d'une première cellule paramétrée (PCELL) dans une première région d'une rangée d'une conception de circuit électrique. La première PCELL comprend un transistor à effet de champ (FET) des données représentant une structure FEE ayant une dimension horizontale et des premières données de piste métallique représentant un premier ensemble de segments de ligne métallique parallèles réglables s'étendant le long de la dimension horizontale de la structure de FET. Le procédé comprend également l'instanciation d'une seconde PCELL dans une seconde région de la rangée adjacente à la première région. La seconde PCELL comprend des secondes données de piste métallique représentant un second ensemble de segments de ligne métallique parallèles réglables. Le procédé comprend en outre la connexion du premier ensemble de segments de ligne métallique parallèles réglables au second ensemble de segments de ligne métallique parallèles réglables et l'élimination d'un court-circuit de connectivité.