NON-VOLATILE MEMORY WITH ON-CHIP PRINCIPAL COMPONENT ANALYSIS FOR GENERATING LOW DIMENSIONAL OUTPUTS FOR MACHINE LEARNING

Methods and apparatus are disclosed for implementing principal component analysis (PC A) within a non-volatile memory (NVM) die of solid state drive (SSD) to reduce the dimensionality of machine learning data before the data is transferred to other components of the SSD, such as to a data storage controller equipped with a machine learning engine. The machine learning data may include, for example, training images for training an image recognition system in which the SSD is installed. In some examples, the on-chip PCA components of the NVM die are configured as under-the-array or next-to-the-array components. In other examples, one or more arrays of the NVM die are configured as multiplication cores for performing PCA matrix multiplication. In still other aspects, multiple NVM dies are arranged in parallel, each with on-chip PCA components to permit parallel concurrent on-chip processing of machine learning data. L'invention concerne des procédés et un appareil qui permettent de mettre en œuvre une analyse de composant principal (PCA) à l'intérieur d'un dé de mémoire non volatile (NVM) d'un disque statique à semi-conducteurs (SSD) afin de réduire la dimensionnalité des données d'apprentissage automatique avant que les données ne soient transférées à d'autres composants du SSD, par exemple à un dispositif de commande de stockage de données équipé d'un moteur d'apprentissage automatique. Les données d'apprentissage automatique peuvent comprendre, par exemple, des images d'apprentissage destinées à former un système de reconnaissance d'image dans lequel le SSD est installé. Dans certains exemples, les composants PCA sur puce du dé NVM sont configurés en tant que composants sous-réseau ou à côté du réseau. Dans d'autres exemples, un ou plusieurs réseaux du dé NVM sont configurés en tant que noyaux de multiplication pour effectuer une multiplication de matrice PCA. Selon d'autres aspects encore, de multiples dés NVM sont agencés en parallèle, chacun ayant des composants PCA sur puce permettant un traitement sur puce simultané en parallèle des données d'apprentissage automatique.