DEFECT INSPECTION METHOD AND DEFECT INSPECTION DEVICE

This defect inspection device for detecting a defect in a semiconductor wafer having a plurality of dies formed therein is characterized in that: the device comprises an image acquisition subsystem for acquiring a swath image of the wafer and a computer subsystem for processing the acquired swath im...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KYO Ryo, YAMAMOTO Junji, HIROI Takashi
Format: Patent
Sprache:eng ; fre ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:This defect inspection device for detecting a defect in a semiconductor wafer having a plurality of dies formed therein is characterized in that: the device comprises an image acquisition subsystem for acquiring a swath image of the wafer and a computer subsystem for processing the acquired swath image and acquiring information about a defect candidate position; and the computer subsystem carries out threshold processing on differences obtained by comparing an inspection image and reference image and identifies a defect, said computer subsystem carrying out processing in which the swath image is divided into frame images which are further divided into a given number of pixels, processing in which the frame images are compared with a reference pattern and amounts of positional deviation are calculated, processing in which corrected position information is calculated for the frame images on the basis of the amounts of positional deviation, processing in which brightness information for the pixels is allocated to finer imaginary blocks on the basis of the position information and one item of brightness information is calculated for each imaginary block, processing in which a reference image is generated on the basis of the brightness information for each block, and processing in which the reference image and an inspection image are compared. L'invention concerne un dispositif d'inspection de défaut pour détecter un défaut dans une tranche de semi-conducteur ayant une pluralité de puces formées dans celle-ci, qui est caractérisé en ce que : le dispositif comprend un sous-système d'acquisition d'image pour acquérir une image en bande de la tranche et un sous-système informatique pour traiter l'image en bande acquise et acquérir des informations concernant une position candidate de défaut ; et le sous-système informatique effectue un traitement de seuil sur des différences obtenues par la comparaison d'une image d'inspection et d'une image de référence et identifie un défaut, ledit sous-système informatique effectuant un traitement dans lequel l'image en bande est divisée en images de trame qui sont en outre divisées en un nombre de pixels donné, un traitement dans lequel les images de trame sont comparées avec un motif de référence et des quantités d'écart de position sont calculées, un traitement dans lequel des informations de position corrigées sont calculées pour les images de trame sur la base des quantités d'écart de position, un traitement dans lequel de