DEBUGGING UNIT AND PROCESSOR

The present invention discloses a debugging unit and a processor. The debugging unit includes: a register, adapted to sample input data under control of a clock signal; and a clock control unit, adapted to generate a control signal based on a clock enable signal to control the clock signal, so that the register is controlled to sample the input data in a validity period of the clock signal when the control signal is valid. The present invention also discloses a corresponding system-on-chip and an intelligent device including the system-on-chip. La présente invention concerne une unité de débogage et un processeur. L'unité de débogage comprend : un registre, conçu pour échantillonner des données d'entrée sous la commande d'un signal d'horloge ; et une unité de commande d'horloge, conçue pour générer un signal de commande sur la base d'un signal d'activation d'horloge pour commander le signal d'horloge, de telle sorte que le registre est commandé pour échantillonner les données d'entrée dans une période de validité du signal d'horloge lorsque le signal de commande est valide. L'invention concerne également un système sur puce correspondant ainsi qu'un dispositif intelligent comprenant le système sur puce.