MULTI-PORTED NONVOLATILE MEMORY DEVICE WITH BANK ALLOCATION AND RELATED SYSTEMS AND METHODS

A nonvolatile memory device can include a serial port having at least one serial clock input, and at least one serial data input/output (I/O) configured to receive command, address and write data in synchronism with the at least one serial clock input. At least one parallel port can include a plural...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ROSNER, Stephan, DANON, Kobi, ROCHMAN, Amir, ZITLAW, Cliff, BETSER, Yoram
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A nonvolatile memory device can include a serial port having at least one serial clock input, and at least one serial data input/output (I/O) configured to receive command, address and write data in synchronism with the at least one serial clock input. At least one parallel port can include a plurality of command address inputs configured to receive command and address data in groups of parallel bits and a plurality of unidirectional data outputs configured to output read data in parallel on rising and falling edges of a data clock signal. Each of a plurality of banks can include nonvolatile memory cells and be configurable for access by the serial port or the parallel port. When a bank is configured for access by the serial port, the bank is not accessible by the at least one parallel port. Related methods and systems are also disclosed. Un dispositif de mémoire non volatile peut comprendre un port série comprenant au moins une entrée d'horloge série, et au moins une entrée/sortie (E/S) de données série configurée pour recevoir des données de commande, d'adresse et d'écriture de manière synchrone avec l'au moins une entrée d'horloge série. Au moins un port parallèle peut comprendre une pluralité d'entrées d'adresse de commande configurées pour recevoir des données de commande et d'adresse dans des groupes de bits parallèles et une pluralité de sorties de données unidirectionnelles configurées pour délivrer en sortie des données de lecture en parallèle sur les fronts montants et descendants d'un signal d'horloge de données. Chaque bloc d'une pluralité de banques peut comprendre des cellules de mémoire non volatile et peut être configuré pour un accès par le port série ou le port parallèle. Lorsqu'une banque est configurée pour un accès par le port série, la banque n'est pas accessible par l'au moins un port parallèle. Des procédés et des systèmes apparentés sont également divulgués.