DETERMINING TIMING PATHS AND RECONCILING TOPOLOGY IN A SUPERCONDUCTING CIRCUIT DESIGN

Systems and methods for determining timing paths and reconciling topology in a superconducting circuit design are provided. The design may include a first timing path having a first set of timing pins associated with a first timing constraint group including a first timing endpoint and a second timi...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ACCISANO, Paul, RENERIS, Kenneth, KUPFERSCHMIDT, Mark G, SCHNEIDER, Janet L
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Systems and methods for determining timing paths and reconciling topology in a superconducting circuit design are provided. The design may include a first timing path having a first set of timing pins associated with a first timing constraint group including a first timing endpoint and a second timing endpoint. An example method includes processing (step 1510) the first timing constraint group to assign a first legal start time to the first timing endpoint and a second legal start time to the second timing endpoint. The method further includes inserting (step 1520) a first shadow element (fig. 9: 914) representing a first physically connected component on the timing path, where the first shadow element precedes the first timing endpoint or follows the second timing endpoint. The method further includes addressing (step 1530) any changes to the first legal start time or the second legal start time caused by an insertion of the first shadow element on the timing path. La présente invention concerne des systèmes et des procédés permettant de déterminer des trajets de synchronisation et une topologie de rapprochement dans une conception de circuit supraconducteur. La conception peut comprendre un premier trajet de synchronisation ayant un premier ensemble de broches de synchronisation associées à un premier groupe de contraintes de synchronisation comprenant un premier point d'extrémité de synchronisation et un second point d'extrémité de synchronisation. Un procédé donné à titre d'exemple comprend l'étape consistant à traiter (étape 1510) le premier groupe de contraintes de synchronisation pour attribuer une première heure de début légale au premier point d'extrémité de synchronisation et une seconde heure de début légale au second point d'extrémité de synchronisation. Le procédé comprend en outre l'étape consistant à insérer (étape 1520) un premier élément d'ombre (fig. 9 : 914) représentant un premier composant physiquement connecté sur le trajet de synchronisation, le premier élément d'ombre précédant le premier point d'extrémité de synchronisation ou suivant le second point d'extrémité de synchronisation. Le procédé comprend en outre l'étape consistant à évaluer (étape 1530) tout changement de la première heure de début légale ou de la seconde heure de début légale provoqué par une insertion du premier élément d'ombre sur le trajet de synchronisation.