LATENCY-BASED INSTRUCTION RESERVATION ENTRIES IN A SCHEDULER CIRCUIT IN A PROCESSOR

Latency-based instruction reservation clustering in a scheduler circuit in a processor is disclosed. The scheduler circuit includes a plurality of latency-based reservation circuits each having an assigned producer instruction cycle latency. Producer instructions with the same cycle latency can be clustered in the same latency-based reservation circuit. Thus, the number of reservation entries is distributed among the plurality of latency-based reservation circuits to avoid or reduce an increase in the number of scheduling path connections and complexity in each reservation circuit to avoid or reduce an increase in scheduling latency. The scheduling path connections are reduced for a given number of reservation entries over a non-clustered pick circuit, because signals (e.g., wake-up signals, pick-up signals) used for scheduling instructions in each latency-based reservation circuit do not have to have the same clock cycle latency so as to not impact performance. L'invention concerne un groupement de réservations d'instructions basées sur la latence dans un circuit d'ordonnanceur dans un processeur. Le circuit d'ordonnanceur comprend une pluralité de circuits de réservations basées sur la latence, ayant chacun une latence de cycle d'instruction de producteur attribuée. Des instructions de producteur ayant la même latence de cycle peuvent être regroupées dans le même circuit de réservations basées sur la latence. Ainsi, le nombre d'entrées de réservations est distribué parmi la pluralité de circuits de réservations basées sur la latence pour éviter ou réduire une augmentation du nombre de connexions et de complexités de trajet d'ordonnancement dans chaque circuit de réservations pour éviter ou réduire une augmentation de latence d'ordonnancement. Les connexions de trajet d'ordonnancement sont réduites pour un nombre donné d'entrées de réservations sur un circuit de capture non groupé, puisque des signaux (par exemple, des signaux de réveil, des signaux de capture) utilisés pour ordonnancer des instructions dans chaque circuit de réservations basées sur la latence ne doivent pas avoir la même latence de cycle d'horloge, de façon à ne pas impacter les performances.