SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

The present invention improves transistor performance. A semiconductor device according to an embodiment is provided with an insulating film (12) isolating an n-type transistor forming region (Tr1) and a p-type transistor forming region (Tr2) from each other, wherein each of the n-type transistor forming region and the p-type transistor forming region is provided with a gate electrode (13) formed in a first direction on a semiconductor substrate (11), and source/drain regions (22) formed on both sides of the gate electrode in a second direction different from the first direction. The distance from an interface between the insulating film and the source/drain regions to an end of the gate electrode in the second direction differs between the n-type transistor forming region and the p-type transistor forming region. La présente invention améliore la performance de transistor. Un dispositif à semi-conducteur selon un mode de réalisation comporte un film isolant (12) isolant une région de formation de transistor de type n (Tr1) et une région de formation de transistor de type p (Tr2) l'une par rapport à l'autre, chacune de la région de formation de transistor de type n et de la région de formation de transistor de type p comportant une électrode de grille (13) formée dans une première direction sur un substrat semi-conducteur (11), et des régions de source/drain (22) formées sur les deux côtés de l'électrode de grille dans une seconde direction différente de la première direction. La distance d'une interface entre le film isolant et les régions de source/drain à une extrémité de l'électrode de grille dans la seconde direction diffère entre la région de formation de transistor de type n et la région de formation de transistor de type p. トランジスタの性能を向上させる。実施形態に係る半導体装置は、ｎ型トランジスタ形成領域（Ｔｒ１）およびｐ型トランジスタ形成領域（Ｔｒ２）をそれぞれ分離する絶縁膜（１２）を備え、前記ｎ型トランジスタ形成領域および前記ｐ型トランジスタ形成領域のそれぞれは、半導体基板（１１）上の第１の方向に形成されたゲート電極（１３）と、前記第１の方向と異なる第２の方向において、前記ゲート電極の両側に形成されたソース・ドレイン領域（２２）とを備え、前記第２の方向における、前記絶縁膜と前記ソース・ドレイン領域との界面から、前記ゲート電極の端部までの距離が前記ｎ型トランジスタ形成領域と前記ｐ型トランジスタ形成領域で異なる。